文件名称：练习基于FPGA的算术运算逻辑设计和仿真
文件大小：31KB
文件格式：RAR
更新时间：2011-12-23 09:52:11
pld
1、利用QuartusII的"MegaWizard Plug-In Manager", 设计输入数据宽度是4bit的ADD、SUB、MULT、DIVIDE、COMPARE 把它们作为一个project,DEVICE选用EPF10K70RC240-4，对它们进行 时序仿真， 2、利用QuartusII的"MegaWizard Plug-In Manager"中的LPM_COUNTER， 设计一个20bit的up_only COUNTER, 要求该COUNTER在FE0FA和FFFFF之间自动循环计数； 分析该COUNTER在EPM7128SLC84-7、EPM7128SLC84-10、和EPF10K70RC240-2、 EPF10K70RC240-4几种芯片中的最大工作频率； （仅EPF10K70RC240-4芯片,最大允许Clock频率下）。
【文件预览】：
实验二.qar