文件名称:Verilog实现ALU.zip
文件大小:1KB
文件格式:ZIP
更新时间:2022-11-11 17:37:02
Verilog ALU
使用Verilog语言实现一个四位的ALU运算单元(包括设计文件和约束文件)
【文件预览】:
ALU
----ALU_4bit.v(1KB)
----top_xdc.xdc(3KB)
文件名称:Verilog实现ALU.zip
文件大小:1KB
文件格式:ZIP
更新时间:2022-11-11 17:37:02
Verilog ALU
使用Verilog语言实现一个四位的ALU运算单元(包括设计文件和约束文件)