verilog 实现 fpu

【文件属性】：

文件名称：verilog 实现 fpu

文件大小：128KB

文件格式：ZIP

更新时间：2015-05-13 09:34:12

verilog fpu dc astro pipeline

verilog实现的fpu，可用dc综合成门级网表，用astro 布局布线，有pipeline的实现

【文件预览】：
fpu
----fpu_exceptions.v(9KB)
----fpu_TB.v(25KB)
----fpu_double.v(8KB)
----Readme.txt(5KB)
----Double_FPU.PDF(100KB)
----fpu_round.v(4KB)
----fpu_add.v(5KB)
----pipeline()
--------Readme_pipeline.txt(3KB)
--------fpu_mul_TB.v(5KB)
--------fpu_addsub_TB.v(7KB)
--------fpu_mul.v(14KB)
--------fpu_addsub.v(20KB)
----fpu_mul.v(14KB)
----fpu_div.v(18KB)
----fpu_sub.v(10KB)