用vhdl实现一位全加器

【文件属性】：
文件名称：用vhdl实现一位全加器
文件大小：163KB
文件格式：ZIP
更新时间：2013-05-21 11:32:35
全加器 vhdl 大家看看那，好的顶下，这是个不用调用子程序可以实现的

【文件预览】：
adder
----f_adder.fit.summary(479B)
----f_adder.map.summary(359B)
----f_adder.sof(419KB)
----f_adder.map.rpt(16KB)
----f_adder.pof(512KB)
----f_adder.fit.rpt(124KB)
----db()
--------f_adder.cmp.logdb(4B)
--------f_adder.cmp.rdb(18KB)
--------f_adder.dbp(0B)
--------f_adder.signalprobe.cdb(874B)
--------f_adder.fit.qmsg(17KB)
--------f_adder.psp(0B)
--------f_adder.sgdiff.hdb(5KB)
--------f_adder.cmp.hdb(5KB)
--------f_adder.rtlv.hdb(5KB)
--------f_adder.fnsim.cdb(643B)
--------f_adder.eco.cdb(141B)
--------f_adder.map.logdb(4B)
--------f_adder.sim.qmsg(3KB)
--------f_adder.cmp.cdb(2KB)
--------f_adder.sim.vwf(53KB)
--------f_adder.sim.hdb(2KB)
--------f_adder.fnsim.qmsg(2KB)
--------f_adder.pre_map.cdb(698B)
--------f_adder.map.qmsg(3KB)
--------f_adder.pre_map.hdb(5KB)
--------f_adder.map.hdb(4KB)
--------f_adder.cmp.kpt(207B)
--------f_adder.sld_design_entry_dsc.sci(134B)
--------f_adder.(0).cnf.hdb(374B)
--------f_adder.cmp0.ddb(35KB)
--------f_adder.rtlv_sg_swap.cdb(158B)
--------f_adder.map.cdb(853B)
--------f_adder.db_info(136B)
--------f_adder.sld_design_entry.sci(134B)
--------f_adder.hif(574B)
--------f_adder.fnsim.hdb(5KB)
--------f_adder.hier_info(166B)
--------f_adder.sim.rdb(2KB)
--------f_adder.tan.qmsg(4KB)
--------wed.zsf(127B)
--------f_adder.cmp.tdb(1003B)
--------f_adder.cbx.xml(89B)
--------f_adder.asm.qmsg(2KB)
--------f_adder.syn_hier_info(0B)
--------f_adder.rtlv_sg.cdb(653B)
--------f_adder.eds_overflow(4B)
--------f_adder.sgdiff.cdb(676B)
--------f_adder.(0).cnf.cdb(636B)
----f_adder.fit.smsg(629B)
----f_adder.flow.rpt(4KB)
----f_adder.pin(56KB)
----f_adder.done(26B)
----f_adder.vwf(3KB)
----f_adder.tan.rpt(6KB)
----f_adder.tan.summary(704B)
----f_adder.sim.rpt(10KB)
----f_adder.vhd(363B)
----f_adder.asm.rpt(7KB)
----f_adder.qpf(901B)
----f_adder.qsf(2KB)
----f_adder.qws(1KB)