文件名称：EasyFPGA030_74HC138实验例程及文档.zip
文件大小：342KB
文件格式：ZIP
更新时间：2013-09-30 03:24:30
74HC138
3 线—8 线译码器实验例程,周立功EasyFPGA030仿真版
【文件预览】：
74hc138.pdf
74hc138
----coreconsole()
----stimulus()
--------testbench.v(743B)
----hdl()
--------74hc138.v(2KB)
----constraint()
----component()
----synthesis()
--------decoder_38.pdc(129B)
--------decoder_38.areasrr(945B)
--------stdout.log(882B)
--------syntmp()
--------decoder_38.map(28B)
--------run_options.txt(1KB)
--------decoder_38_syn.prj(447B)
--------decoder_38.srs(3KB)
--------decoder_38.edn(15KB)
--------decoder_38.sap(122B)
--------decoder_38.so(213B)
--------decoder_38.srd(3KB)
--------decoder_38.fse(0B)
--------decoder_38_sdc.sdc(310B)
--------decoder_38.sdf(358B)
--------coreip()
--------decoder_38.htm(344B)
--------decoder_38.tlg(135B)
--------decoder_38.szr(10KB)
--------decoder_38.srm(137KB)
--------backup()
--------decoder_38.srr(5KB)
----smartgen()
--------smartgen.aws(366B)
----designer()
--------impl1()
----74hc138.prj(4KB)
----phy_synthesis()
----viewdraw()
--------vf()
--------sch()
--------sym()
--------wir()
--------viewdraw.ini(2KB)
----simulation()
--------modelsim.ini.sav(283B)
--------vsim.wlf(40KB)
--------modelsim.log(2KB)
--------presynth()
--------modelsim.ini(285B)
--------run.do(566B)