基于verilog电子钟程序

【文件属性】：
文件名称：基于verilog电子钟程序
文件大小：181KB
文件格式：RAR
更新时间：2012-06-16 17:40:37
verilog 电子钟 基于verilog电子钟程序，可以设置时间，显示，秒表，以及闹钟等功能！

【文件预览】：
clock
----deled.v(549B)
----U8327666.DLS(6KB)
----U8558599.DLS(4KB)
----div_clk.ndb(6KB)
----clock_top.gdf(4KB)
----div_clk.snf(32KB)
----div_clk.pof(54KB)
----clock_top.snf(121KB)
----LIB.DLS(201B)
----clkinside.hex(43KB)
----clkinside.sym(166B)
----div_clk.hif(7KB)
----clock_cnt.pof(2KB)
----clock_top.fit(26KB)
----clkinside.pof(54KB)
----clock_top.hif(17KB)
----cnt24.fit(3KB)
----clkinside.hif(2KB)
----div_clk.pin(6KB)
----div_clk.rpt(29KB)
----clkinside.ttf(78KB)
----cnt24.rpt(18KB)
----clkinside.snf(2KB)
----clkinside.pin(6KB)
----clkinside.scf(2KB)
----clkinside.ndb(655B)
----clock_cnt.sym(454B)
----div_clk.scf(79KB)
----cnt24.hif(4KB)
----clock_cnt.rpt(31KB)
----clock_cnt.mmf(495B)
----clock_top.hex(125KB)
----U5835494.DLS(4KB)
----clock_cnt.fit(6KB)
----div_clk.ttf(78KB)
----clock_cnt.ndb(40KB)
----cnt24.pin(3KB)
----U2778181.DLS(5KB)
----scan.v(179B)
----clkinside.sof(19KB)
----clock_cnt.pin(3KB)
----cnt24.acf(15KB)
----cnt24.sym(302B)
----clock_top.mmf(213B)
----clock_top.ttf(233KB)
----clock_top.rpt(74KB)
----clkinside.acf(15KB)
----clkinside.mmf(346B)
----div_clk.v(157B)
----U4278454.DLS(2KB)
----div_clk.mmf(8B)
----clkinside.rpt(18KB)
----clock_cnt.hif(6KB)
----mux8.v(295B)
----U8426052.DLS(2KB)
----cnt24.snf(15KB)
----clock_cnt.snf(44KB)
----div_clk.hex(43KB)
----clock_top.sof(57KB)
----div_clk.fit(6KB)
----cnt60.v(629B)
----clock_cnt.gdf(3KB)
----clock_top.pof(128KB)
----cnt24.pof(2KB)
----cnt24.mmf(8B)
----clock_top.pin(7KB)
----div_clk.sym(194B)
----cnt24.ndb(17KB)
----clkinside.gdf(2KB)
----clock_top.ndb(34KB)
----clock_top.acf(16KB)
----div_clk.sof(19KB)
----div_clk.acf(15KB)
----cnt24.v(522B)
----clock_cnt.acf(15KB)
----clkinside.fit(2KB)