文件名称:基于quartus II 设计的全加器VHDL,逻辑图以及VWF
文件大小:316KB
文件格式:ZIP
更新时间:2021-12-20 13:23:08
quartus II VHDL
基于quartus II实现的全加器 内含实现全加器的VHDL代码、逻辑图(BDF)以及激励波形文件(VWF)。
文件名称:基于quartus II 设计的全加器VHDL,逻辑图以及VWF
文件大小:316KB
文件格式:ZIP
更新时间:2021-12-20 13:23:08
quartus II VHDL
基于quartus II实现的全加器 内含实现全加器的VHDL代码、逻辑图(BDF)以及激励波形文件(VWF)。