四位加法器verilog

时间：2014-12-12 10:50:00
【文件属性】：

文件名称：四位加法器verilog

文件大小：448B

文件格式：V

更新时间：2014-12-12 10:50:00

加法器verilog

使用verilog编写的四位加法器，module aad4()

立即下载

网友评论

  • 内容不够完善
  • 参考了一下，发现只有测试板块。
  • 也就看了参考下
  • 太坑爹了，没有源代码只有测试模块。。还要5个积分，不厚道啊。。
  • 内容不够完善

相关文章