基于verilog语言程序的定时器设计

【文件属性】：

文件名称：基于verilog语言程序的定时器设计

文件大小：115KB

文件格式：DOCX

更新时间：2023-06-21 17:12:40

开关定时，倒计时

verilog语言程序，用开关或按键进行定时设置，超过60s为无效设定； 倒计时计数状态用2位数码管显示； 计时结束时用1只彩灯作为提示。