文件名称：FPGA数字钟_分立模块程序（VHDL）
文件大小：91KB
文件格式：RAR
更新时间：2016-07-30 15:01:58
VHDL
包含秒，分，时计时模块和定时模块，整点报时模块，时间显示模块等
【文件预览】：
alarmclock.jpg
hour_initial.vhd
minute_initial.vhd
pad.vhd
second.vhd
alarm_judge.vhd
hour.vhd
soundselect.vhd
alarm_initial.vhd
scan.vhd
integer_judge.vhd
decipher.vhd
second_generate.vhd
minute.vhd
display_select.vhd