文件名称：基于FPGA设计多功能数字钟（VHDL程序）
文件大小：37KB
文件格式：DOC
更新时间：2013-05-02 07:33:33
VHDL FPGA
多功能数字钟VHDL程序 本文所设计的数字钟具有通过reset键对时、 分、 秒调整功能.该设计分为六个部分： 六进制计数器 counter6，十进制计数器 counter10 ，二十四进制计数器 counter24， 时钟模块 bclock， LED扫描显示模块 ledctrl，以及顶层设计。设计使用VHDL 语言， 程序代码如下：