VHDL 数字钟的设计

【文件属性】：

文件名称：VHDL 数字钟的设计

文件大小：8.11MB

文件格式：ZIP

更新时间：2022-07-15 15:31:06

VHDL

实现了时钟、分钟、秒钟分别计数，按键key0控制分钟加一，按键key1控制时钟加一，按键key3控制显示内容，请使用quartusII 11.0或以上版本打开 内附引脚配置图