数字钟的VHDL设计

【文件属性】：

文件名称：数字钟的VHDL设计

文件大小：11KB

文件格式：TXT

更新时间：2012-11-11 03:28:30

数字钟

完整的数字钟设计，基于VHDL语言.数字钟包括秒模块，分模块，小时模块，时钟控制模块，时钟译码模块，调整时间模块，分频模块，2路MUX模块，-触发翻转模块，按键消抖模块。内容齐全