60进制计数器

【文件属性】：

文件名称：60进制计数器

文件大小：2KB

文件格式：TXT

更新时间：2016-01-25 05:19:00

VHDL

用Verilog语言在Altera公司FPGA芯片上实现的60进制计数器，简单而实用，可为编写时钟做准备！