60进制计数器

【文件属性】：

文件名称：60进制计数器

文件大小：835KB

文件格式：RAR

更新时间：2022-03-18 14:24:42

verilog 计数器

因为使用nexys4板自带的时钟信号，频率约为100000000hz，若想实现每秒计时一次，首先利用分频器将时钟频率分频成1hz的信号，每当这个1hz的输入信号改变时计时器自增1，计时器最大值为59，计时器输出的2进制信号再转换成分别表示十位和个位的BCD码再传送给控制模块，控制模块负责接受BCD码和控制两个LED轮流显示数据