文件名称：基于FPGA的电子钟设计与实现
文件大小：917KB
文件格式：PDF
更新时间：2015-11-25 10:58:50
FPGA
设计一个电子钟, 要求具有计时及校时功能, 同时要求: a) 计时采用12 h 方式, 显示小时、分和秒; b) 采用双键校时法: Mode 键和Set 键, 前者选择时钟模式, 包括计时, 秒、分及小时校对, 后者作为校时时钟输入。 图1 电子钟功能模块图 在设计过程中先将系统模块化, 然后逐步实现。根据系统功能,可划分为3 个模块: 计时模块、校时模块及显示模块, 其中计时模块又包括小时、分及秒计时[ 2] 。系统功能模块图如图1。电子钟计时实质讲就是计数器, 其中分、秒计时分别为60 进制计数, 小时计时为12 进制计数器, 且秒计时时钟信号为1 Hz 的秒脉冲, 每记满60 个脉冲向分钟计数器进一, 同理分每记满60 向小时计数器进一, 当小时显示到11、分计数到59 同时秒计数到59 时, 再来一秒脉冲, 小