VHDL 实验四 八位七段数码管动态显示电路的设计

【文件属性】：

文件名称：VHDL 实验四 八位七段数码管动态显示电路的设计

文件大小：408KB

文件格式：ZIP

更新时间：2024-01-14 13:42:18

vhdl fpga/cpld

当设计文件加载到目标器件后，将数字信号源模块的 时钟选择为 1KHZ，拨动四位拨动开关，使其为一个数值，则八个数码管均显示拨动 开关所表示的十六进制的值。