VHDL Verilog 实现三态门的源程序以及testbench代码

【文件属性】：

文件名称：VHDL Verilog 实现三态门的源程序以及testbench代码

文件大小：501KB

文件格式：PDF

更新时间：2014-03-19 08:52:06

VHDL 三态门

1）VHDL 语言下同步、异步三态门的实现和仿真； 2）VerilogHDL 语言下同步、异步三态门的实现和仿真；