【文件属性】：
文件名称：EDA四人抢答器Verilog编程
文件大小：2.09MB
文件格式：RAR
更新时间：2013-12-08 10:51:57
抢答器 verilong
① 用EDA实训仪的I/O设备和PLD芯片实现智能电子抢答器的计。
② 智能电子抢答器可容纳4组参赛者抢答，每组设一个抢答钮。
③ 电路具有第一抢答信号的鉴别和锁存功能。在主持人将复位按钮按下后开始抢答，并用EDA实训仪上的八段数码管显示抢答者的序号，同时扬声器发出“嘟嘟”的响声，并维持3秒钟，此时电路自锁，不再接受其他选手的抢答信号。
④ 设计一个计分电路，每组在开始时设置为100分，抢答后由主持人计分，答对一次加10分，答错一次减10分。
⑤ 设计一个犯规电路，对提前抢答和超时抢答者鸣喇叭示警，并显示犯规的组别序号。
网友评论
- 打不开。。。。
- 这个打不开啊
- 能有大神解释一下吗
- 确实还可以，用了一下挺好用的
- 做的真的很好！！非常感谢啊 下了好几个Verilog的 这个最好了
- 文件有点乱，看起来有点费劲
- 程序写的和不错 要花点时间去分析下
- 没有注释 看着很麻烦 不过整体程序写的和不错 要花点时间去分析下
- 不错 就是程序好短啊
- 功能强大，如果有注释就更好了
- 挺有用的 对于自己的项目应用刚刚好~
- 比我在百度上找到的那个好 就是文件有点多，而且木有写说明文档，读起来有些麻烦
- 不是工程的压缩文件就好了，那样就可以一目了然了，换成文档就好了，不过总体还是不错的
- 如果能附上少许的解析就好了，有个工程看不明白。不过，做的真的很好！