文件名称：spi master/slave verilog code
文件大小：4KB
文件格式：GZ
更新时间：2021-01-29 10:47:59
spi verilog
spi master or slave verilog rtl code,include simulation environment
【文件预览】：
spi_verilog_master_slave
----tags()
----branches()
--------branches()
----trunk()
--------rtl()
--------testbench()