基于ASIC/FPGA的RTL设计

【文件属性】：

文件名称：基于ASIC/FPGA的RTL设计

文件大小：883KB

文件格式：PPT

更新时间：2013-03-19 08:52:12

RTL FPGA ASIC VHDL

详细讲解了Register Transfer Level设计建模，datapath+controller，设计注意点等。