文件名称：Matlab代码verilog-HDL-Coder-Evaluation-Reference-Guide:学习和评估HDLCoder入门指南
文件大小：3.15MB
文件格式：ZIP
更新时间：2024-06-15 20:19:03
系统开源
Matlab代码verilog HDL编码器评估参考指南 使用HDL Coder生成VHDL或Verilog来定位FPGA或ASIC硬件的入门指南。 该文件为以下方面提供了实用指南： 设置您的MATLAB算法或Simulink模型以生成HDL代码 如何创建支持HDL的Simulink模型，Stateflow图和MATLAB Function模块 HDL代码生成的技巧和高级技术 针对特定FPGA / SoC目标的代码生成设置，包括AXI接口 转换为定点或利用本机浮点 针对各种目标进行优化 验证生成的代码它还包括一些示例，以说明选定的概念。
【文件预览】：
HDL-Coder-Evaluation-Reference-Guide-main
----Examples()
--------view_wave_example.slx(21KB)
--------data_valid_example.slx(45KB)
--------HdlExampleMenu.prj(175B)
--------multiply_rounding_example.slx(31KB)
--------data_valid_example_testbench.mlx(41KB)
--------runXilinxSim.m(4KB)
--------txrx_global_optim_example.slx(42KB)
--------stateflow_example.slx(29KB)
--------complex_multiply_example.slx(32KB)
--------txrx_local_optim_example.slx(42KB)
--------resources()
--------downsample_upsample_example.slx(34KB)
--------enabled_subsystem_example.slx(21KB)
--------sync_enable_example.slx(27KB)
--------runXilinxSim_example.mlx(168KB)
--------fir_filter_example.slx(35KB)
----README.md(694B)
----SECURITY.md(389B)
----HDL Coder Evaluation Reference Guide R2020b.pdf(2.81MB)
----license.txt(1KB)
----ReleaseNotes.txt(385B)