文件名称：Matlab代码生成fpga-VHDL:Vivado2020.1中的VHDL设计
文件大小：9.1MB
文件格式：ZIP
更新时间：2024-06-17 08:32:42
系统开源
Matlab代码生成fpga
【文件预览】：
VHDL-master
----0.Logic circuits.zip(87KB)
----SingleDig_Counter.zip(734KB)
----7.D_flip flop.zip(1.4MB)
----11.Registers.zip(1.39MB)
----1.Simple logic.zip(1.35MB)
----4.MUX_DEMUX.zip(1.25MB)
----2.Adders.zip(2.68MB)
----readme.txt(1KB)
----6.ClockFreq Dividing.zip(706KB)