文件名称：FPGA实现PLL全数字锁相环
文件大小：122KB
文件格式：RAR
更新时间：2015-07-02 12:29:13
FPGA verilog PLL
FPGA实现PLL全数字锁相环 全部代码
【文件预览】：
www.pudn.com.txt
数字锁相环设计源程序
----pll()
--------mealy1.gdf(4KB)
--------edge.ndb(559B)
--------mealy1.hex(33KB)
--------mealy1.pof(54KB)
--------pll.pin(3KB)
--------pll1.ndb(3KB)
--------pll(2).cnf(4KB)
--------mealy1.ttf(58KB)
--------mealy1.scf(1KB)
--------edge.gdf(2KB)
--------edge.hif(2KB)
--------pll.pof(2KB)
--------pll.jbc(34KB)
--------pll.mmf(238B)
--------mealy1.sof(14KB)
--------mealy1.mmf(542B)
--------edge.sof(14KB)
--------pll1(4).cnf(4KB)
--------pll1.pin(4KB)
--------mealy1.cnf(3KB)
--------mealy1.acf(15KB)
--------pll1(3).cnf(5KB)
--------pll1.jbc(28KB)
--------edge.pin(5KB)
--------edge.rpt(18KB)
--------pll.fit(4KB)
--------pll.scf(163KB)
--------pll1.acf(16KB)
--------pll.jam(34KB)
--------pll.cnf(10KB)
--------pll.hif(2KB)
--------edge.hex(33KB)
--------mealy1.hif(2KB)
--------pll.gdf(10KB)
--------mealy1.pin(5KB)
--------pll1.rpt(22KB)
--------edge.scf(625B)
--------edge.mmf(538B)
--------pll1.mmf(517B)
--------pll1.snf(18KB)
--------pll1(1).cnf(7KB)
--------pll1(2).cnf(4KB)
--------pll(1).cnf(7KB)
--------pll1.jam(30KB)
--------mealy1.fit(3KB)
--------pll(4).cnf(4KB)
--------pll1.fit(3KB)
--------pll1.cnf(7KB)
--------aa.gdf(3KB)
--------pll(3).cnf(5KB)
--------edge.acf(15KB)
--------mealy1.ndb(795B)
--------edge.fit(2KB)
--------pll(5).cnf(2KB)
--------mealy1.rpt(19KB)
--------edge.snf(2KB)
--------edge.ttf(58KB)
--------pll1.hif(2KB)
--------pll.rpt(21KB)
--------pll1.pof(2KB)
--------inst1.gdf(4KB)
--------pll.snf(26KB)
--------edge.cnf(2KB)
--------edge.pof(54KB)
--------pll1.gdf(8KB)
--------mealy1.snf(4KB)
--------pll.ndb(4KB)
--------pll.acf(15KB)