文件名称：五级流水线MIPS微处理器部分指令实现（Verilog）
文件大小：179KB
文件格式：RAR
更新时间：2022-01-31 12:58:32
MIPS
Verilog实现MIPS处理器部分指令，不乏存在错误，还请指出。
【文件预览】：
piplined_processor
----test_bench()
--------register.txt(328B)
--------data_memory.txt(8KB)
--------instruction.txt(367B)
--------CPU_TOP_TEST.v(371B)
----run_vsim()
--------vlog.args(118B)
--------run_sim(双击仿真查看仿真结果).bat(73B)
--------vsim.wlf(112KB)
--------sim.do(5KB)
--------work()
--------transcript(809B)
--------modelsim.ini(11KB)
----source_code()
--------ALU.v(715B)
--------register_file.v(446B)
--------ControlUnit.v(2KB)
--------hazardUnit.v(2KB)
--------piplined_processor.v(5KB)
--------data_Memory.v(444B)
--------instruction_Memory.v(308B)
----处理器-流水线.png(127KB)
----ReadMe.txt(203B)