文件名称：多功能时钟设计
文件大小：55KB
文件格式：DOC
更新时间：2015-12-10 07:52:57
vhdl 时钟
设计要求 1．正常模式时，采用24小时制。不但显示时、分、秒，而且有上、下午显示。用A表示上午，P表示下午。 2．手动校准电路。按动时校准键 HOUR，将电路置于校时状态，则计时电路可用手动方式校准，每接一下校时键，时钟计数器加1；按动分方式键 MINT，将电路置于校分状态，以同样方式手动校分。 3．整点报时。仿*人民广播电台整点报时信号，从59分50秒起每隔2秒钟发出一次低音(512Hz)“嘟”信号(信号鸣叫持续时间 1秒，间隙 1秒，连续5次，到达整点(00分00秒时)，发一次高音(1024 HZ)“哒”信号(信号持续时间 l秒。 4．闹时功能。接下置闹方式键 CKSET，使电路工作于预置状态，此时显示器与时钟脱开，而与预置计数器相连，利用前面手动校时、校分方式进行预置，预置后回到正常模式。当计时计至预置的时间时，蜂鸣器发出闹钟信号，时间为一分钟，闹铃信号可以用开关键 CLOSE“止闹”。正常情况下此开关键释放。