用VHDL语言实现24进制。

时间:2021-12-27 19:57:31
【文件属性】:

文件名称:用VHDL语言实现24进制。

文件大小:1.07MB

文件格式:ZIP

更新时间:2021-12-27 19:57:31

VHDL fpga

用VHDL语言实现24进制计数,到23清零,给出进位信号,然后从0开始计数。拥有清零功能。


【文件预览】:
c_24
----c_24.vhd.bak(593B)
----db()
--------c_24.db_info(137B)
--------c_24.map_bb.hdbx(7KB)
--------c_24.cmp.hdb(7KB)
--------c_24.syn_hier_info(0B)
--------c_24.(0).cnf.cdb(2KB)
--------c_24.map.cdb(2KB)
--------c_24.pre_map.hdb(7KB)
--------c_24.sgdiff.hdb(7KB)
--------c_24.cuda_io_sim_cache.45um_ff_1200mv_0c_fast.hsd(172KB)
--------c_24.tis_db_list.ddb(196B)
--------c_24.psp(3B)
--------prev_cmp_c_24.asm.qmsg(2KB)
--------prev_cmp_c_24.sim.qmsg(3KB)
--------c_24.eco.cdb(161B)
--------c_24.tiscmp.slow_1200mv_0c.ddb(119KB)
--------c_24.sld_design_entry.sci(154B)
--------c_24.rtlv_sg.cdb(2KB)
--------c_24.map.logdb(4B)
--------c_24.fnsim.cdb(2KB)
--------c_24.map_bb.cdb(669B)
--------c_24.asm.qmsg(2KB)
--------prev_cmp_c_24.map.qmsg(3KB)
--------c_24.sgdiff.cdb(2KB)
--------c_24.asm_labs.ddb(7KB)
--------c_24.simfam(10B)
--------c_24.tiscmp.fastest_slow_1200mv_0c.ddb(101KB)
--------c_24.tiscmp.fast_1200mv_0c.ddb(118KB)
--------c_24.sta.qmsg(12KB)
--------c_24.sim.rdb(3KB)
--------c_24.map.ecobp(28B)
--------c_24.(0).cnf.hdb(708B)
--------c_24.sta_cmp.8_slow_1200mv_85c.tdb(6KB)
--------c_24.cmp.ecobp(28B)
--------c_24.tmw_info(304B)
--------c_24.cbx.xml(86B)
--------c_24.map.kpt(4KB)
--------c_24.pre_map.cdb(2KB)
--------c_24.sta.rdb(7KB)
--------c_24.sim.qmsg(3KB)
--------c_24.map.hdb(7KB)
--------c_24.cuda_io_sim_cache.45um_ss_1200mv_85c_slow.hsd(170KB)
--------c_24.fnsim.hdb(7KB)
--------c_24.sim.hdb(3KB)
--------c_24.cmp_merge.kpt(341B)
--------c_24.cmp.logdb(4B)
--------c_24.fnsim.qmsg(3KB)
--------prev_cmp_c_24.qmsg(3KB)
--------c_24.map.bpm(544B)
--------c_24.rtlv.hdb(7KB)
--------prev_cmp_c_24.fit.qmsg(26KB)
--------c_24.hif(756B)
--------c_24.map.qmsg(3KB)
--------c_24.fit.qmsg(26KB)
--------c_24.eds_overflow(3B)
--------c_24.cmp.cdb(7KB)
--------wed.wsf(4KB)
--------c_24.cmp.bpm(564B)
--------c_24.map_bb.hdb(6KB)
--------c_24.cmp.kpt(335B)
--------c_24.sld_design_entry_dsc.sci(154B)
--------c_24.rtlv_sg_swap.cdb(178B)
--------c_24.cmp.rdb(13KB)
--------c_24.map_bb.logdb(4B)
--------c_24.hier_info(799B)
--------c_24.sim.cvwf(1KB)
--------c_24.tiscmp.fastest_slow_1200mv_85c.ddb(101KB)
--------c_24.tiscmp.slow_1200mv_85c.ddb(118KB)
--------prev_cmp_c_24.sta.qmsg(12KB)
----c_24.qsf(2KB)
----c_24.vhd(649B)
----c_24.sof(350KB)
----c_24.fit.rpt(84KB)
----c_24.qws(530B)
----c_24.map.rpt(18KB)
----c_24.vwf(6KB)
----incremental_db()
--------compiled_partitions()
--------README(653B)
----c_24.asm.rpt(6KB)
----c_24.sta.rpt(65KB)
----c_24.flow.rpt(7KB)
----c_24.done(26B)
----c_24.qpf(908B)
----c_24.pin(20KB)
----c_24.map.summary(449B)
----c_24.sim.rpt(13KB)
----c_24.fit.summary(595B)
----c_24.fit.smsg(513B)
----c_24.sta.summary(673B)

网友评论