Linux内核源码分析--内核启动之(1)zImage自解压过程（Linux-3.0 ARMv7）

分类： LINUX

    研究内核源码和内核运行原理的时候，很总要的一点是要了解内核的初始情况，也就是要了解内核启动过程。我在研究内核的内存管理的时候，想知道内核启动后的页表的放置，页表的初始化等信息，这促使我这次仔细地研究内核的启动代码。

    CPU在bootloader的帮助下将内核载入到了内存中，并开始执行。当然，bootloader必须为zImage做好必要的准备：

1． CPU 寄存器的设置：	R0＝0； R1＝Machine ID(即Machine Type Number，定义在linux/arch/arm/tools/mach-types)； R2＝内核启动参数在 RAM 中起始基地址；
2． CPU 模式：	必须禁止中断（IRQs和FIQs）； CPU 必须 SVC 模式；
3． Cache 和 MMU 的设置：	MMU 必须关闭； 指令 Cache 可以打开也可以关闭； 数据 Cache 必须关闭；

 载自： 一、Boot Loader的概念和功能

    知道内核zImage生成的朋友一定知道：真正的内核执行映像其实是在编译时生成arch/$(ARCH)/boot/文件夹中的Image文件（bin文件），而zImage其实是将这个可执行文件作为数据段包含在了自身中，而zImage的代码功能就是将这个数据（Image）正确地解压到编译时确定的位置中去，并跳到Image中运行。所以实现bootloader引导的压缩映像zImage的入口是由arch/arm /boot/compressed/vmlinux.lds决定的（这个文件是由vmlinux.lds.in生成的）。所以从vmlinux.lds.in中可以看出压缩映像的入口在哪：

1. ......
2. OUTPUT_ARCH(arm)
3. ENTRY(_start)
4. SECTIONS
5. {
6. /DISCARD/ : {
7. *(.ARM.exidx*)
8. *(.ARM.extab*)
9. /*
10. * Discard any r/w data - this produces a link error if we have any,
11. * which is required for PIC decompression. Local data generates
12. * GOTOFF relocations, which prevents it being relocated independently
13. * of the text/got segments.
14. */
15. *(.data)
16. }
18. . = TEXT_START;
19. _text = .;
21. .text : {
22. _start = .;
23. *(.start)
24. *(.text)
25. ......

    我们可以在arch/arm/boot/compressed/head.S找到这个start入口，这样就可以从这里开始用代码分析的方法研究bootloader跳转到压缩内核映像后的自解压启动过程：

    再看到MMU设置的时候，我只研究了armv7的指令。看这些代码，必须对ARM的MMU有一定的了解，建议参考ARMv7的构架手册和 网上的一份PDF《ARM MMU中文详解》（就是ARM手册中MMU部分的翻译）

1. /*
2. * linux/arch/arm/boot/compressed/head.S
3. *
4. * Copyright (C) 1996-2002 Russell King
5. * Copyright (C) 2004 Hyok S. Choi (MPU support)
6. *
7. * This program is free software; you can redistribute it and/or modify
8. * it under the terms of the GNU General Public License version 2 as
9. * published by the Free Software Foundation.
10. */
11. #include <linux/linkage.h>
13. /*
14. * 调试宏
15. *
16. * 注意：这些宏必须不包含那些非100%可重定位的代码
17. * 任何试图这样做的结果是导致程序崩溃
18. * 当打开调试时请选择以下一个使用
19. */
20. #ifdef DEBUG /* 调试宏-中间层 */
22. #if defined(CONFIG_DEBUG_ICEDCC) /* 使用内部调试协处理器CP14 */
24. #if defined(CONFIG_CPU_V6) || defined(CONFIG_CPU_V6K) || defined(CONFIG_CPU_V7)
25. .macro loadsp, rb, tmp
26. .endm
27. .macro writeb, ch, rb
28. mcr p14, 0, \ch, c0, c5, 0
29. .endm
30. #elif defined(CONFIG_CPU_XSCALE)
31. .macro loadsp, rb, tmp
32. .endm
33. .macro writeb, ch, rb
34. mcr p14, 0, \ch, c8, c0, 0
35. .endm
36. #else
37. .macro loadsp, rb, tmp
38. .endm
39. .macro writeb, ch, rb
40. mcr p14, 0, \ch, c1, c0, 0
41. .endm
42. #endif
44. #else /* 使用串口作为调试通道 */
46. #include <mach/debug-macro.S> /* 包含构架相关的的调试宏的汇编文件 调试宏-底层 */
48. .macro writeb, ch, rb
49. senduart \ch, \rb
50. .endm
52. #if defined(CONFIG_ARCH_SA1100)
53. .macro loadsp, rb, tmp
54. mov \rb, #0x80000000 @ physical base address
55. #ifdef CONFIG_DEBUG_LL_SER3
56. add \rb, \rb, #0x00050000 @ Ser3
57. #else
58. add \rb, \rb, #0x00010000 @ Ser1
59. #endif
60. .endm
61. #elif defined(CONFIG_ARCH_S3C2410)
62. .macro loadsp, rb, tmp
63. mov \rb, #0x50000000
64. add \rb, \rb, #0x4000 * CONFIG_S3C_LOWLEVEL_UART_PORT
65. .endm
66. #else
67. .macro loadsp, rb, tmp
68. addruart \rb, \tmp
69. .endm
70. #endif
71. #endif
72. #endif /* DEBUG */
75. /* 调试宏-上层 */
76. .macro kputc,val /* 打印字符 */
77. mov r0, \val
78. bl putc
79. .endm
81. .macro kphex,val,len /* 打印十六进制数 */
82. mov r0, \val
83. mov r1, #\len
84. bl phex
85. .endm
87. .macro debug_reloc_start /* 重定位内核调试宏-开始 */
88. #ifdef DEBUG
89. kputc #'\n'
90. kphex r6, 8 /* 处理器 id */
91. kputc #':'
92. kphex r7, 8 /* 构架 id */
93. #ifdef CONFIG_CPU_CP15
94. kputc #':'
95. mrc p15, 0, r0, c1, c0
96. kphex r0, 8 /* 控制寄存器 */
97. #endif
98. kputc #'\n'
99. kphex r5, 8 /* 解压后的内核起始地址 */
100. kputc #'-'
101. kphex r9, 8 /* 解压后的内核结束地址 */
102. kputc #'>'
103. kphex r4, 8 /* 内核执行地址 */
104. kputc #'\n'
105. #endif
106. .endm
108. .macro debug_reloc_end /* 重定位内核调试宏-结束 */
109. #ifdef DEBUG
110. kphex r5, 8 /* 内核结束地址 */
111. kputc #'\n'
112. mov r0, r4
113. bl memdump /* 打印内核起始处 256 字节 */
114. #endif
115. .endm
117. .section ".start", #alloc, #execinstr
118. /*
119. * 清理不同的调用约定
120. */
121. .align
122. .arm @ 启动总是进入ARM状态
123. start:
124. .type start,#function
125. .rept 7
126. mov r0, r0
127. .endr
128. ARM( mov r0, r0 )
129. ARM( b 1f )
130. THUMB( adr r12, BSYM(1f) )
131. THUMB( bx r12 )
133. .word 0x016f2818 @ 用于boot loader的魔数
134. .word start @ 加载/运行zImage的绝对地址（编译时确定）
135. .word _edata @ zImage结束地址
136. THUMB( .thumb )
137. 1: mov r7, r1 @ 保存构架ID到r7（此前由bootloader放入r1）
138.    mov r8, r2 @ 保存内核启动参数地址到r8（此前由bootloader放入r2）
140. #ifndef __ARM_ARCH_2__
141. /*
142. * 通过Angel调试器启动 - 必须进入 SVC模式且关闭FIQs/IRQs
143. * (numeric definitions from angel arm.h source).
144. * 如果进入时在user模式下，我们只需要做这些
145. */
146. mrs r2, cpsr @ 获取当前模式
147. tst r2, #3 @ 判断是否是user模式
148. bne not_angel
149. mov r0, #0x17 @ angel_SWIreason_EnterSVC
150. ARM( swi 0x123456 ) @ angel_SWI_ARM
151. THUMB( svc 0xab ) @ angel_SWI_THUMB
152. not_angel:
153. mrs r2, cpsr @ 关闭中断
154. orr r2, r2, #0xc0 @ 以保护调试器的运作
155. msr cpsr_c, r2
156. #else
157. teqp pc, #0x0c000003 @ 关闭中断（此外bootloader已设置模式为SVC）
158. #endif
160. /*
161. * 注意一些缓存的刷新和其他事务可能需要在这里完成
162. * - is there an Angel SWI call for this?
163. */
165. /*
166. * 一些构架的特定代码可以在这里被连接器插入，
167. * 但是不应使用 r7（保存构架ID）, r8（保存内核启动参数地址）, and r9.
168. */
170. .text
172. /*
173. * 此处确定解压后的内核映像的绝对地址（物理地址），保存于r4
174. * 由于配置的不同可能有的结果
175. * （1）定义了CONFIG_AUTO_ZRELADDR
176. *      ZRELADDR是已解压内核最终存放的物理地址
177. *      如果AUTO_ZRELADDR被选择了, 这个地址将会在运行是确定：
178. *      将当pc值和0xf8000000做与操作，
179. *      并加上TEXT_OFFSET（内核最终存放的物理地址与内存起始的偏移）
180. *      这里假定zImage被放在内存开始的128MB内
181. * （2）没有定义CONFIG_AUTO_ZRELADDR
182. *      直接使用zreladdr（此值位于arch/arm/mach-xxx/Makefile.boot文件确定）
183. */
184. #ifdef CONFIG_AUTO_ZRELADDR
185. @ 确定内核映像地址
186. mov r4, pc
187. and r4, r4, #0xf8000000
188. add r4, r4, #TEXT_OFFSET
189. #else
190. ldr r4, =zreladdr
191. #endif
193. bl cache_on /* 开启缓存（以及MMU） */
195. restart: adr r0, LC0
196. ldmia r0, {r1, r2, r3, r6, r10, r11, r12}
197. ldr sp, [r0, #28]
199. /*
200. * 我们可能运行在一个与编译时定义的不同地址上，
201. * 所以我们必须修正变量指针
202. */
203. sub r0, r0, r1 @ 计算偏移量
204. add r6, r6, r0 @ 重新计算_edata
205. add r10, r10, r0 @ 重新获得压缩后的内核大小数据位置
207. /*
208. * 内核编译系统将解压后的内核大小数据
209. * 以小端格式
210. * 附加在压缩数据的后面(其实是“gzip -f -9”命令的结果)
211. * 下面代码的作用是将解压后的内核大小数据正确地放入r9中（避免了大小端问题）
212. */
213. ldrb r9, [r10, #0]
214. ldrb lr, [r10, #1]
215. orr r9, r9, lr, lsl #8
216. ldrb lr, [r10, #2]
217. ldrb r10, [r10, #3]
218. orr r9, r9, lr, lsl #16
219. orr r9, r9, r10, lsl #24
221. /*
222. * 下面代码的作用是将正确的当前执行映像的结束地址放入r10
223. */
224. #ifndef CONFIG_ZBOOT_ROM
225. /* malloc 获取的内存空间位于重定向的栈指针之上 (64k max) */
226. add sp, sp, r0
227. add r10, sp, #0x10000
228. #else
229. /*
230. * 如果定义了 ZBOOT_ROM， bss/stack 是非可重定位的,
231. * 但有些人依然可以将其放在RAM中运行,
232. * 这时我们可以参考 _edata.
233. */
234. mov r10, r6
235. #endif
237. /*
238. * 检测我们是否会发生自我覆盖的问题
239. * r4 = 解压后的内核起始地址（最终执行位置）
240. * r9 = 解压后内核的大小
241. * r10 = 当前执行映像的结束地址, 包含了 bss/stack/malloc 空间（假设是非XIP执行的）
242. * 我们的基本需求是:
243. * （若最终执行位置r4在当前映像之后）r4 - 16k 页目录 >= r10 -> OK
244. * （若最终执行位置r4在当前映像之前）r4 + 解压后的内核大小 <= 当前位置 (pc) -> OK
245. * 如果上面的条件不满足，就会自我覆盖，必须先搬运当前映像
246. */
247. add r10, r10, #16384
248. cmp r4, r10         @ 假设最终执行位置r4在当前映像之后
249. bhs wont_overwrite
250. add r10, r4, r9     @ 假设最终执行位置r4在当前映像之前
251. ARM( cmp r10, pc )  @ r10 = 解压后的内核结束地址
252. THUMB( mov lr, pc )
253. THUMB( cmp r10, lr )
254. bls wont_overwrite
256. /*
257. * 将当前的映像重定向到解压后的内核之后（会发生自我覆盖时才执行，否则就被跳过）
258. * r6 = _edata（已校正）
259. * r10 = 解压后的内核结束地址
260. * 因为我们要把当前映像向后移动, 所以我们必须由后往前复制代码，
261. * 以防原数据和目标数据的重叠
262. */
263. /*
264. * 将解压后的内核结束地址r10扩展（reloc_code_end - restart），
265. * 并对齐到下一个256B边界。
266. * 这样避免了当搬运的偏移较小时的自我覆盖
267. */
268. add r10, r10, #((reloc_code_end - restart + 256) & ~255)
269. bic r10, r10, #255
271. /* 获取需要搬运的当前映像的起始位置r5，并向下做32B对齐. */
272. adr r5, restart
273. bic r5, r5, #31
275. sub r9, r6, r5 @ _edata - restart（已向下对齐）= 需要搬运的大小
276. add r9, r9, #31
277. bic r9, r9, #31 @ 做32B对齐 ，r9 = 需要搬运的大小
278. add r6, r9, r5 @ r6 = 当前映像需要搬运的结束地址
279. add r9, r9, r10 @ r9 = 当前映像搬运的目的地的结束地址
281. /* 搬运当前执行映像，不包含 bss/stack/malloc 空间*/
282. 1: ldmdb r6!, {r0 - r3, r10 - r12, lr}
283. cmp r6, r5
284. stmdb r9!, {r0 - r3, r10 - r12, lr}
285. bhi 1b
287. /* 保存偏移量，用来修改sp和实现代码跳转 */
288. sub r6, r9, r6
290. #ifndef CONFIG_ZBOOT_ROM
291. /* cache_clean_flush 可能会使用栈，所以重定向sp指针 */
292. add sp, sp, r6
293. #endif
295. bl cache_clean_flush @ 刷新缓存
297. /* 通过搬运的偏移和当前的实际 restart 地址来实现代码跳转*/
298. adr r0, BSYM(restart)
299. add r0, r0, r6
300. mov pc, r0
301. /* 在上面的跳转之后，程序又从restart开始。
302. * 但这次在检查自我覆盖的时候，新的执行位置必然满足
303. * 最终执行位置r4在当前映像之前，r4 + 压缩后的内核大小 <= 当前位置 (pc)
304. * 所以必然直接跳到了下面的wont_overwrite执行
305. */
308. wont_overwrite:
309. /*
310. * 如果delta（当前映像地址与编译时的地址偏移）为0, 我们运行的地址就是编译时确定的地址.
311. * r0 = delta
312. * r2 = BSS start（编译值）
313. * r3 = BSS end（编译值）
314. * r4 = 内核最终运行的物理地址
315. * r7 = 构架ID(bootlodaer传递值)
316. * r8 = 内核启动参数指针(bootlodaer传递值)
317. * r11 = GOT start（编译值）
318. * r12 = GOT end（编译值）
319. * sp = stack pointer（修正值）
320. */
321. teq r0, #0 @测试delta值
322. beq not_relocated @如果delta为0，无须对GOT表项和BSS进行重定位
323. add r11, r11, r0 @重定位GOT start
324. add r12, r12, r0 @重定位GOT end
326. #ifndef CONFIG_ZBOOT_ROM
327. /*
328. * 如果内核配置 CONFIG_ZBOOT_ROM = n,
329. * 我们必须修正BSS段的指针
330. * 注意：sp已经被修正
331. */
332. add r2, r2, r0 @重定位BSS start
333. add r3, r3, r0 @重定位BSS end
335. /*
336. * 重定位所有GOT表的入口项
337. */
338. 1: ldr r1, [r11, #0] @ 重定位GOT表的入口项
339. add r1, r1, r0 @ 这个修正了 C 引用
340. str r1, [r11], #4
341. cmp r11, r12
342. blo 1b
343. #else
345. /*
346. * 重定位所有GOT表的入口项.
347. * 我们只重定向在（已重定向后）BSS段外的入口
348. */
349. 1: ldr r1, [r11, #0] @ 重定位GOT表的入口项
350. cmp r1, r2 @ entry < bss_start ||
351. cmphs r3, r1 @ _end < entry table
352. addlo r1, r1, r0 @ 这个修正了 C 引用
353. str r1, [r11], #4
354. cmp r11, r12
355. blo 1b
356. #endif
358. /*
359. * 至此当前映像的搬运和调整已经完成
360. * 可以开始真正的工作的
361. */
362. not_relocated: mov r0, #0
363. 1: str r0, [r2], #4 @ 清零 bss（初始化BSS段）
364. str r0, [r2], #4
365. str r0, [r2], #4
366. str r0, [r2], #4
367. cmp r2, r3
368. blo 1b
370. /*
371. * C运行时环境已经充分建立.
372. * 设置一些指针就可以解压内核了.
373. * r4 = 内核最终运行的物理地址
374. * r7 = 构架ID
375. * r8 = 内核启动参数指针
376. *
377. * 下面对r0～r3的配置是decompress_kernel函数对应参数
378. * r0 = 解压后的输出位置首地址
379. * r1 = 可用RAM空间首地址
380. * r2 = 可用RAM空间结束地址
381. * r3 = 构架ID
382. * 就是这个decompress_kernel（C函数）输出了"Uncompressing Linux..."
383. * 以及" done, booting the kernel.\n"
384. */
385. mov r0, r4
386. mov r1, sp @ malloc 获取的内存空间位于栈指针之上
387. add r2, sp, #0x10000 @ 64k max
388. mov r3, r7
389. bl decompress_kernel
390. /*
391. * decompress_kernel(misc.c)--调用-->
392. * do_decompress(decompress.c)--调用-->
393. * decompress(../../../../lib/decompress_xxxx.c根据压缩方式的配置而不同)
394. */
396. /*
397. * 以下是为跳入解压后的内核，再次做准备（恢复解压前的状态）
398. */
399. bl cache_clean_flush
400. bl cache_off @ 数据缓存必须关闭（内核的要求）
401. mov r0, #0 @ r0必须为0
402. mov r1, r7 @ 恢复构架ID到r1
403. mov r2, r8 @ 恢复内核启动参数指针到r2
404. mov pc, r4 @ 跳入解压后的内核映像(Image)入口（arch/arm/kernel/head.S）
406. /*
407. * 以下是为了确定当前运行时的地址和编译时确定的地址偏差，
408. * 而将编译时确定的映像数据保存如下，用于检测对比
409. */
410. .align 2
411. .type LC0, #object
412. LC0: .word LC0 @ r1
413. .word __bss_start @ r2
414. .word _end @ r3
415. .word _edata @ r6
416. .word input_data_end - 4 @ r10 (inflated size location)
417. .word _got_start @ r11
418. .word _got_end @ ip
419. .word .L_user_stack_end @ sp
420. .size LC0, . - LC0
422. #ifdef CONFIG_ARCH_RPC
423. .globl params
424. params: ldr r0, =0x10000100 @ params_phys for RPC
425. mov pc, lr
426. .ltorg
427. .align
428. #endif
430. /*
431. * 开启缓存.
432. * 我们必须创建页表（并开启MMU）才可以开启数据和指令缓存。
433. * 我们把页表（节描述符）放在内核执行地址前16k（0x4000）的空间中,
434. * 且我们希望没人会去用这段地址空间.
435. * 如果我们使用了,可能会出问题的!
436. *
437. * 进入时,
438. * r4 = 内核最终运行的物理地址
439. * r7 = 构架ID
440. * r8 = 内核启动参数指针
441. * 退出时,
442. * r0, r1, r2, r3, r9, r10, r12 被修改
443. * 此例程必须保护:
444. * r4, r7, r8
445. */
446. .align 5
447. cache_on: mov r3, #8 @ 调用cache_on 函数
448. b call_cache_fn
450. /*
451. * Initialize the highest priority protection region, PR7
452. * to cover all 32bit address and cacheable and bufferable.
453. */
454. __armv4_mpu_cache_on:
455. mov r0, #0x3f @ 4G, the whole
456. mcr p15, 0, r0, c6, c7, 0 @ PR7 Area Setting
457. mcr p15, 0, r0, c6, c7, 1
459. mov r0, #0x80 @ PR7
460. mcr p15, 0, r0, c2, c0, 0 @ D-cache on
461. mcr p15, 0, r0, c2, c0, 1 @ I-cache on
462. mcr p15, 0, r0, c3, c0, 0 @ write-buffer on
464. mov r0, #0xc000
465. mcr p15, 0, r0, c5, c0, 1 @ I-access permission
466. mcr p15, 0, r0, c5, c0, 0 @ D-access permission
468. mov r0, #0
469. mcr p15, 0, r0, c7, c10, 4 @ drain write buffer
470. mcr p15, 0, r0, c7, c5, 0 @ flush(inval) I-Cache
471. mcr p15, 0, r0, c7, c6, 0 @ flush(inval) D-Cache
472. mrc p15, 0, r0, c1, c0, 0 @ read control reg
473. @ ...I .... ..D. WC.M
474. orr r0, r0, #0x002d @ .... .... ..1. 11.1
475. orr r0, r0, #0x1000 @ ...1 .... .... ....
477. mcr p15, 0, r0, c1, c0, 0 @ write control reg
479. mov r0, #0
480. mcr p15, 0, r0, c7, c5, 0 @ flush(inval) I-Cache
481. mcr p15, 0, r0, c7, c6, 0 @ flush(inval) D-Cache
482. mov pc, lr
484. __armv3_mpu_cache_on:
485. mov r0, #0x3f @ 4G, the whole
486. mcr p15, 0, r0, c6, c7, 0 @ PR7 Area Setting
488. mov r0, #0x80 @ PR7
489. mcr p15, 0, r0, c2, c0, 0 @ cache on
490. mcr p15, 0, r0, c3, c0, 0 @ write-buffer on
492. mov r0, #0xc000
493. mcr p15, 0, r0, c5, c0, 0 @ access permission
495. mov r0, #0
496. mcr p15, 0, r0, c7, c0, 0 @ invalidate whole cache v3
497. /*
498. * ?? ARMv3 MMU does not allow reading the control register,
499. * does this really work on ARMv3 MPU?
500. */
501. mrc p15, 0, r0, c1, c0, 0 @ read control reg
502. @ .... .... .... WC.M
503. orr r0, r0, #0x000d @ .... .... .... 11.1
504. /* ?? this overwrites the value constructed above? */
505. mov r0, #0
506. mcr p15, 0, r0, c1, c0, 0 @ write control reg
508. /* ?? invalidate for the second time? */
509. mcr p15, 0, r0, c7, c0, 0 @ invalidate whole cache v3
510. mov pc, lr
512. /*
513. * 初始化MMU页表
514. * 内核最终运行的物理地址向下16K的空间
515. * 存放可以寻址4G空间节描述符
516. * （16KB/4B=4K个描述符，每个描述符映射1MB空间，4K*1MB = 4GB）
517. * 进入时,
518. * r4 = 内核最终运行的物理地址
519. * r7 = 构架ID
520. * r8 = 内核启动参数指针
521. * 退出时,
522. * r0, r1, r2, r3, r9, r10 被修改
523. * 此例程必须保护:
524. * r4, r7, r8
525. */
526. __setup_mmu: sub r3, r4, #16384 @ 页目录大小为16K
527. bic r3, r3, #0xff @ 页目录指针向下对齐
528. bic r3, r3, #0x3f00 @ 对齐方式-16KB
529. /*
530. * 对于这个对齐，是MMU硬件的要求
531. * 转换表基址寄存器（CP15的寄存器2）保存着第一级转换表基址的物理地址。
532. * 只有bits[31:14]有效，bits[13:0]应该是零（SBZ）。
533. * 所以第一级表必须16KB对齐。
534. */
536. /*
537. * 初始化页表, 仅针对RAM（最大到256MB）开启
538. * 缓存（cacheable）和缓冲（bufferable）位
539. * r3 = 页目录基址(内核最终运行的物理地址向下16K的位置)
540. */
541. mov r0, r3 @ 页目录指针给r0
542. mov r9, r0, lsr #18
543. mov r9, r9, lsl #18 @ 通过移位清零低18bit，得到RAM基地址（推测值,r9）
544. add r10, r9, #0x10000000 @ 加一个合理的RAM大小（猜测值） = RAM结束地址（猜测值,r10）
545. mov r1, #0x12
546. orr r1, r1, #3 << 10 @ 初始化节描述符r1 = 0b110000010010(完全访问:0域:XN:节)
547. add r2, r3, #16384 @ r2 = 内核最终运行的物理地址（可能）
548. 1: cmp r1, r9 @ if virt > start of RAM（针对RAM开启缓存和缓冲）
549. #ifdef CONFIG_CPU_DCACHE_WRITETHROUGH
550. orrhs r1, r1, #0x08 @ 设置 cacheable
551. #else
552. orrhs r1, r1, #0x0c @ 设置 cacheable, bufferable
553. #endif
554. cmp r1, r10 @ if virt > end of RAM
555. bichs r1, r1, #0x0c @ 清除 cacheable, bufferable
556. str r1, [r0], #4 @ 设置节描述符-1:1 映射（虚拟地址 == 物理地址）
557. add r1, r1, #1048576 @ r1 + 1MB（每节管理的地址长度）下一个节描述符
558. teq r0, r2
559. bne 1b
560. /*
561. * 如果我们在flash中运行, 那么我们一定要为我们当前的代码开启缓存。
562. * 我们映射2MB的代码，
563. * 所以对于多达1MB压缩的内核没有映射重叠的问题？？
564. * 如果我们在RAM中运行, 那么我们只需要完成上面的工作即可，下面重复了.
565. */
566. mov r1, #0x1e
567. orr r1, r1, #3 << 10 @ 初始化节描述符r1 = 0b110000011110(完全访问:0域:XN:cacheable:bufferable:节)
568. mov r2, pc
569. mov r2, r2, lsr #20 @ 当前执行地址的节基址
570. orr r1, r1, r2, lsl #20 @ 生成节描述符
571. add r0, r3, r2, lsl #2 @ 获得页目录中相应的入口
572. str r1, [r0], #4 @ 设置节描述符-1:1 映射（虚拟地址 == 物理地址）
573. add r1, r1, #1048576 @ r1 + 1MB（每节管理的地址长度）下一个节描述符
574. str r1, [r0] @ 设置节描述符（只做2MB映射）
575. mov pc, lr
576. ENDPROC(__setup_mmu)
578. __arm926ejs_mmu_cache_on:
579. #ifdef CONFIG_CPU_DCACHE_WRITETHROUGH
580. mov r0, #4 @ put dcache in WT mode
581. mcr p15, 7, r0, c15, c0, 0
582. #endif
584. __armv4_mmu_cache_on:
585. mov r12, lr
586. #ifdef CONFIG_MMU
587. bl __setup_mmu
588. mov r0, #0
589. mcr p15, 0, r0, c7, c10, 4 @ drain write buffer
590. mcr p15, 0, r0, c8, c7, 0 @ flush I,D TLBs
591. mrc p15, 0, r0, c1, c0, 0 @ read control reg
592. orr r0, r0, #0x5000 @ I-cache enable, RR cache replacement
593. orr r0, r0, #0x0030
594. #ifdef CONFIG_CPU_ENDIAN_BE8
595. orr r0, r0, #1 << 25 @ big-endian page tables
596. #endif
597. bl __common_mmu_cache_on
598. mov r0, #0
599. mcr p15, 0, r0, c8, c7, 0 @ flush I,D TLBs
600. #endif
601. mov pc, r12
603. __armv7_mmu_cache_on:
604. mov r12, lr @保存lr到r12
605. #ifdef CONFIG_MMU
606. mrc p15, 0, r11, c0, c1, 4 @ 读取CP15的ID_MMFR0（内存模块特性）寄存器
607. tst r11, #0xf @ 测试VMSA（虚拟内存系统构架）A8 = 0x3
608. blne __setup_mmu @ 如果VMSA不是0xf，就进入mmu页表初始化（节模式）
609. mov r0, #0
610. mcr p15, 0, r0, c7, c10, 4 @ 数据内存屏障（保证上面的写操作完成才继续）
611. tst r11, #0xf @ 测试VMSA（虚拟内存系统构架）A8 = 0x3
612. mcrne p15, 0, r0, c8, c7, 0 @ flush I,D TLBs缓存
613. #endif
614. mrc p15, 0, r0, c1, c0, 0 @ 读系统控制寄存器
615. orr r0, r0, #0x5000 @ I-cache 使能, RR cache replacement
616. orr r0, r0, #0x003c @ write buffer
617. #ifdef CONFIG_MMU
618. #ifdef CONFIG_CPU_ENDIAN_BE8
619. orr r0, r0, #1 << 25 @ 大端模式页表
620. #endif
621. orrne r0, r0, #1 @ 设置MMU 开启位
622. movne r1, #-1
623. mcrne p15, 0, r3, c2, c0, 0 @ 载入页表基址到TTBR0
624. mcrne p15, 0, r1, c3, c0, 0 @ 载入域访问控制数据到DACR（所有域都是Manager，所以XN会被忽略）
625. #endif
626. mcr p15, 0, r0, c1, c0, 0 @ 写系统控制寄存器
627. mrc p15, 0, r0, c1, c0, 0 @ 回读系统控制寄存器
628. mov r0, #0
629. mcr p15, 0, r0, c7, c5, 4 @ 指令同步屏障（确保上面指令完成才返回）
630. mov pc, r12 @ 此处返回（此时MMU已启用，RAM缓存已开启）
632. __fa526_cache_on:
633. mov r12, lr
634. bl __setup_mmu
635. mov r0, #0
636. mcr p15, 0, r0, c7, c7, 0 @ Invalidate whole cache
637. mcr p15, 0, r0, c7, c10, 4 @ drain write buffer
638. mcr p15, 0, r0, c8, c7, 0 @ flush UTLB
639. mrc p15, 0, r0, c1, c0, 0 @ read control reg
640. orr r0, r0, #0x1000 @ I-cache enable
641. bl __common_mmu_cache_on
642. mov r0, #0
643. mcr p15, 0, r0, c8, c7, 0 @ flush UTLB
644. mov pc, r12
646. __arm6_mmu_cache_on:
647. mov r12, lr
648. bl __setup_mmu
649. mov r0, #0
650. mcr p15, 0, r0, c7, c0, 0 @ invalidate whole cache v3
651. mcr p15, 0, r0, c5, c0, 0 @ invalidate whole TLB v3
652. mov r0, #0x30
653. bl __common_mmu_cache_on
654. mov r0, #0
655. mcr p15, 0, r0, c5, c0, 0 @ invalidate whole TLB v3
656. mov pc, r12
658. __common_mmu_cache_on:
659. #ifndef CONFIG_THUMB2_KERNEL
660. #ifndef DEBUG
661. orr r0, r0, #0x000d @ Write buffer, mmu
662. #endif
663. mov r1, #-1
664. mcr p15, 0, r3, c2, c0, 0 @ load page table pointer
665. mcr p15, 0, r1, c3, c0, 0 @ load domain access control
666. b 1f
667. .align 5 @ cache line aligned
668. 1: mcr p15, 0, r0, c1, c0, 0 @ load control register
669. mrc p15, 0, r0, c1, c0, 0 @ and read it back to
670. sub pc, lr, r0, lsr #32 @ properly flush pipeline
671. #endif
673. #define PROC_ENTRY_SIZE (4*5)
675. /*
676. * 这里是为不同的处理器提供遵循可重定向缓存支持的函数
677. * 这是一个通用的为 定位入口 和 跳入一个（从块起始处到）特定偏移的指令 的钩子函数。
678. * 请注意这是一个位置无关代码。
679. *
680. * r1 = 被修改
681. * r2 = 被修改
682. * r3 = 相对每个入口的功能函数位置偏移（on:#08|off:#12|flush:#16）
683. * r9 = 被修改
684. * r12 = 被修改
685. */
687. call_cache_fn: adr r12, proc_types
688. #ifdef CONFIG_CPU_CP15
689. mrc p15, 0, r9, c0, c0 @ 动态获取处理器ID
690. #else
691. ldr r9, =CONFIG_PROCESSOR_ID @ 使用预编译的处理器ID
692. #endif
693. 1: ldr r1, [r12, #0] @ 获取ID值
694. ldr r2, [r12, #4] @ 获取对应的掩码
695. eor r1, r1, r9 @ (real ^ match) 检测是否匹配
696. tst r1, r2 @ & mask 将检测结果做掩码
697. ARM( addeq pc, r12, r3 ) @ 如果匹配就调用缓存函数
698. THUMB( addeq r12, r3 )
699. THUMB( moveq pc, r12 ) @ call cache function
700. add r12, r12, #PROC_ENTRY_SIZE @ 如果不匹配就跳过这个入口，进入下个测试
701. b 1b
703. /*
704. * 缓存操作表. 这些是最基本的:
705. * - CPU ID 匹配
706. * - CPU ID 掩码
707. * - 'cache on' 方法代码
708. * - 'cache off' 方法代码
709. * - 'cache flush' 方法代码
710. *
711. * 我们通过这个公式匹配入口: ((real_id ^ match) & mask) == 0
712. *
713. * 写通式缓存一般只需要 'on' 和 'off' 方法
714. * 回写式缓存必须有 flush 方法定义
715. *
716. */
717. .align 2
718. .type proc_types,#object
719. proc_types:
720. .word 0x41560600 @ ARM6/610
721. .word 0xffffffe0
722. W(b) __arm6_mmu_cache_off @ 可以使用但是较慢
723. W(b) __arm6_mmu_cache_off
724. mov pc, lr
725. THUMB( nop )
726. @ b __arm6_mmu_cache_on @ 未测试
727. @ b __arm6_mmu_cache_off
728. @ b __armv3_mmu_cache_flush
730. .word 0x00000000 @ old ARM ID
731. .word 0x0000f000
732. mov pc, lr
733. THUMB( nop )
734. mov pc, lr
735. THUMB( nop )
736. mov pc, lr
737. THUMB( nop )
739. .word 0x41007000 @ ARM7/710
740. .word 0xfff8fe00
741. W(b) __arm7_mmu_cache_off
742. W(b) __arm7_mmu_cache_off
743. mov pc, lr
744. THUMB( nop )
746. .word 0x41807200 @ ARM720T (写通式)
747. .word 0xffffff00
748. W(b) __armv4_mmu_cache_on
749. W(b) __armv4_mmu_cache_off
750. mov pc, lr
751. THUMB( nop )
753. .word 0x41007400 @ ARM74x
754. .word 0xff00ff00
755. W(b) __armv3_mpu_cache_on
756. W(b) __armv3_mpu_cache_off
757. W(b) __armv3_mpu_cache_flush
759. .word 0x41009400 @ ARM94x
760. .word 0xff00ff00
761. W(b) __armv4_mpu_cache_on
762. W(b) __armv4_mpu_cache_off
763. W(b) __armv4_mpu_cache_flush
765. .word 0x41069260 @ ARM926EJ-S (v5TEJ)
766. .word 0xff0ffff0
767. W(b) __arm926ejs_mmu_cache_on
768. W(b) __armv4_mmu_cache_off
769. W(b) __armv5tej_mmu_cache_flush
771. .word 0x00007000 @ ARM7 IDs
772. .word 0x0000f000
773. mov pc, lr
774. THUMB( nop )
775. mov pc, lr
776. THUMB( nop )
777. mov pc, lr
778. THUMB( nop )
780. @ 以下使用新的 ID 系统.
782. .word 0x4401a100 @ sa110 / sa1100
783. .word 0xffffffe0
784. W(b) __armv4_mmu_cache_on
785. W(b) __armv4_mmu_cache_off
786. W(b) __armv4_mmu_cache_flush
788. .word 0x6901b110 @ sa1110
789. .word 0xfffffff0
790. W(b) __armv4_mmu_cache_on
791. W(b) __armv4_mmu_cache_off
792. W(b) __armv4_mmu_cache_flush
794. .word 0x56056900
795. .word 0xffffff00 @ PXA9xx
796. W(b) __armv4_mmu_cache_on
797. W(b) __armv4_mmu_cache_off
798. W(b) __armv4_mmu_cache_flush
800. .word 0x56158000 @ PXA168
801. .word 0xfffff000
802. W(b) __armv4_mmu_cache_on
803. W(b) __armv4_mmu_cache_off
804. W(b) __armv5tej_mmu_cache_flush
806. .word 0x56050000 @ Feroceon
807. .word 0xff0f0000
808. W(b) __armv4_mmu_cache_on
809. W(b) __armv4_mmu_cache_off
810. W(b) __armv5tej_mmu_cache_flush
812. #ifdef CONFIG_CPU_FEROCEON_OLD_ID
813. /* this conflicts with the standard ARMv5TE entry */
814. .long 0x41009260 @ Old Feroceon
815. .long 0xff00fff0
816. b __armv4_mmu_cache_on
817. b __armv4_mmu_cache_off
818. b __armv5tej_mmu_cache_flush
819. #endif
821. .word 0x66015261 @ FA526
822. .word 0xff01fff1
823. W(b) __fa526_cache_on
824. W(b) __armv4_mmu_cache_off
825. W(b) __fa526_cache_flush
827. @ 这些匹配构架ID
829. .word 0x00020000 @ ARMv4T
830. .word 0x000f0000
831. W(b) __armv4_mmu_cache_on
832. W(b) __armv4_mmu_cache_off
833. W(b) __armv4_mmu_cache_flush
835. .word 0x00050000 @ ARMv5TE
836. .word 0x000f0000
837. W(b) __armv4_mmu_cache_on
838. W(b) __armv4_mmu_cache_off
839. W(b) __armv4_mmu_cache_flush
841. .word 0x00060000 @ ARMv5TEJ
842. .word 0x000f0000
843. W(b) __armv4_mmu_cache_on
844. W(b) __armv4_mmu_cache_off
845. W(b) __armv5tej_mmu_cache_flush
847. .word 0x0007b000 @ ARMv6
848. .word 0x000ff000
849. W(b) __armv4_mmu_cache_on
850. W(b) __armv4_mmu_cache_off
851. W(b) __armv6_mmu_cache_flush
853. .word 0x000f0000 @ new CPU Id
854. .word 0x000f0000
855. W(b) __armv7_mmu_cache_on
856. W(b) __armv7_mmu_cache_off
857. W(b) __armv7_mmu_cache_flush
859. .word 0 @ 未识别类型
860. .word 0
861. mov pc, lr
862. THUMB( nop )
863. mov pc, lr
864. THUMB( nop )
865. mov pc, lr
866. THUMB( nop )
868. .size proc_types, . - proc_types
870. /*
871. * 如果你获得了一个 "非常量的表达式".如果汇编器从这行返回" 申明"错误
872. * 请检查下你是否偶尔在应该使用“W(b)”的地方写了"b"指令
873. * 这是一个缓存方法跳转表的对齐检查机制
874. * 在写汇编的时候可以借鉴
875. */
876. .if (. - proc_types) % PROC_ENTRY_SIZE != 0
877. .error "The size of one or more proc_types entries is wrong."
878. .endif
880. /*
881. * 关闭缓存和MMU. ARMv3不支持控制寄存器的读取，
882. * 但ARMv4支持.
883. *
884. * 在退出时,
885. * r0, r1, r2, r3, r9, r12 被篡改
886. * 这个例程必须保护:
887. * r4, r7, r8
888. */
889. .align 5
890. cache_off: mov r3, #12 @ 缓存关闭函数
891. b call_cache_fn
893. __armv4_mpu_cache_off:
894. mrc p15, 0, r0, c1, c0
895. bic r0, r0, #0x000d
896. mcr p15, 0, r0, c1, c0 @ turn MPU and cache off
897. mov r0, #0
898. mcr p15, 0, r0, c7, c10, 4 @ drain write buffer
899. mcr p15, 0, r0, c7, c6, 0 @ flush D-Cache
900. mcr p15, 0, r0, c7, c5, 0 @ flush I-Cache
901. mov pc, lr
903. __armv3_mpu_cache_off:
904. mrc p15, 0, r0, c1, c0
905. bic r0, r0, #0x000d
906. mcr p15, 0, r0, c1, c0, 0 @ turn MPU and cache off
907. mov r0, #0
908. mcr p15, 0, r0, c7, c0, 0 @ invalidate whole cache v3
909. mov pc, lr
911. __armv4_mmu_cache_off:
912. #ifdef CONFIG_MMU
913. mrc p15, 0, r0, c1, c0
914. bic r0, r0, #0x000d
915. mcr p15, 0, r0, c1, c0 @ turn MMU and cache off
916. mov r0, #0
917. mcr p15, 0, r0, c7, c7 @ invalidate whole cache v4
918. mcr p15, 0, r0, c8, c7 @ invalidate whole TLB v4
919. #endif
920. mov pc, lr
922. __armv7_mmu_cache_off:
923. mrc p15, 0, r0, c1, c0 @ 读取系统控制寄存器SCTLR
924. #ifdef CONFIG_MMU
925. bic r0, r0, #0x000d @ 清零MMU和cache使能位
926. #else
927. bic r0, r0, #0x000c @ 清零cache使能位
928. #endif
929. mcr p15, 0, r0, c1, c0 @ 关闭MMU和cache
930. mov r12, lr @ 保存lr到r12
931. bl __armv7_mmu_cache_flush
932. mov r0, #0
933. #ifdef CONFIG_MMU
934. mcr p15, 0, r0, c8, c7, 0 @ 废止整个TLB
935. #endif
936. mcr p15, 0, r0, c7, c5, 6 @ 废止BTC
937. mcr p15, 0, r0, c7, c10, 4 @ 数据同步屏障
938. mcr p15, 0, r0, c7, c5, 4 @ 指令同步屏障（确保上面指令完成才返回）
939. mov pc, r12
941. __arm6_mmu_cache_off:
942. mov r0, #0x00000030 @ ARM6 control reg.
943. b __armv3_mmu_cache_off
945. __arm7_mmu_cache_off:
946. mov r0, #0x00000070 @ ARM7 control reg.
947. b __armv3_mmu_cache_off
949. __armv3_mmu_cache_off:
950. mcr p15, 0, r0, c1, c0, 0 @ turn MMU and cache off
951. mov r0, #0
952. mcr p15, 0, r0, c7, c0, 0 @ invalidate whole cache v3
953. mcr p15, 0, r0, c5, c0, 0 @ invalidate whole TLB v3
954. mov pc, lr
956. /*
957. * 清空和flush缓存以保持一致性
958. *
959. * 退出时,
960. * r1, r2, r3, r9, r10, r11, r12 被篡改
961. * 这个例程必须保护:
962. * r4, r6, r7, r8
963. */
964. .align 5
965. cache_clean_flush:
966. mov r3, #16
967. b call_cache_fn
969. __armv4_mpu_cache_flush:
970. mov r2, #1
971. mov r3, #0
972. mcr p15, 0, ip, c7, c6, 0 @ invalidate D cache
973. mov r1, #7 << 5 @ 8 segments
974. 1: orr r3, r1, #63 << 26 @ 64 entries
975. 2: mcr p15, 0, r3, c7, c14, 2 @ clean & invalidate D index
976. subs r3, r3, #1 << 26
977. bcs 2b @ entries 63 to 0
978. subs r1, r1, #1 << 5
979. bcs 1b @ segments 7 to 0
981. teq r2, #0
982. mcrne p15, 0, ip, c7, c5, 0 @ invalidate I cache
983. mcr p15, 0, ip, c7, c10, 4 @ drain WB
984. mov pc, lr
986. __fa526_cache_flush:
987. mov r1, #0
988. mcr p15, 0, r1, c7, c14, 0 @ clean and invalidate D cache
989. mcr p15, 0, r1, c7, c5, 0 @ flush I cache
990. mcr p15, 0, r1, c7, c10, 4 @ drain WB
991. mov pc, lr
993. __armv6_mmu_cache_flush:
994. mov r1, #0
995. mcr p15, 0, r1, c7, c14, 0 @ clean+invalidate D
996. mcr p15, 0, r1, c7, c5, 0 @ invalidate I+BTB
997. mcr p15, 0, r1, c7, c15, 0 @ clean+invalidate unified
998. mcr p15, 0, r1, c7, c10, 4 @ drain WB
999. mov pc, lr
1001. __armv7_mmu_cache_flush:
1002. mrc p15, 0, r10, c0, c1, 5 @ read ID_MMFR1
1003. tst r10, #0xf << 16 @ hierarchical cache (ARMv7)
1004. mov r10, #0
1005. beq hierarchical
1006. mcr p15, 0, r10, c7, c14, 0 @ clean+invalidate D
1007. b iflush
1008. hierarchical:
1009. mcr p15, 0, r10, c7, c10, 5 @ DMB
1010. stmfd sp!, {r0-r7, r9-r11}
1011. mrc p15, 1, r0, c0, c0, 1 @ read clidr
1012. ands r3, r0, #0x7000000 @ extract loc from clidr
1013. mov r3, r3, lsr #23 @ left align loc bit field
1014. beq finished @ if loc is 0, then no need to clean
1015. mov r10, #0 @ start clean at cache level 0
1016. loop1:
1017. add r2, r10, r10, lsr #1 @ work out 3x current cache level
1018. mov r1, r0, lsr r2 @ extract cache type bits from clidr
1019. and r1, r1, #7 @ mask of the bits for current cache only
1020. cmp r1, #2 @ see what cache we have at this level
1021. blt skip @ skip if no cache, or just i-cache
1022. mcr p15, 2, r10, c0, c0, 0 @ select current cache level in cssr
1023. mcr p15, 0, r10, c7, c5, 4 @ isb to sych the new cssr&csidr
1024. mrc p15, 1, r1, c0, c0, 0 @ read the new csidr
1025. and r2, r1, #7 @ extract the length of the cache lines
1026. add r2, r2, #4 @ add 4 (line length offset)
1027. ldr r4, =0x3ff
1028. ands r4, r4, r1, lsr #3 @ find maximum number on the way size
1029. clz r5, r4 @ find bit position of way size increment
1030. ldr r7, =0x7fff
1031. ands r7, r7, r1, lsr #13 @ extract max number of the index size
1032. loop2:
1033. mov r9, r4 @ create working copy of max way size
1034. loop3:
1035. ARM( orr r11, r10, r9, lsl r5 ) @ factor way and cache number into r11
1036. ARM( orr r11, r11, r7, lsl r2 ) @ factor index number into r11
1037. THUMB( lsl r6, r9, r5 )
1038. THUMB( orr r11, r10, r6 ) @ factor way and cache number into r11
1039. THUMB( lsl r6, r7, r2 )
1040. THUMB( orr r11, r11, r6 ) @ factor index number into r11
1041. mcr p15, 0, r11, c7, c14, 2 @ clean & invalidate by set/way
1042. subs r9, r9, #1 @ decrement the way
1043. bge loop3
1044. subs r7, r7, #1 @ decrement the index
1045. bge loop2
1046. skip:
1047. add r10, r10, #2 @ increment cache number
1048. cmp r3, r10
1049. bgt loop1
1050. finished:
1051. ldmfd sp!, {r0-r7, r9-r11}
1052. mov r10, #0 @ swith back to cache level 0
1053. mcr p15, 2, r10, c0, c0, 0 @ select current cache level in cssr
1054. iflush:
1055. mcr p15, 0, r10, c7, c10, 4 @ DSB
1056. mcr p15, 0, r10, c7, c5, 0 @ invalidate I+BTB
1057. mcr p15, 0, r10, c7, c10, 4 @ DSB
1058. mcr p15, 0, r10, c7, c5, 4 @ ISB
1059. mov pc, lr
1061. __armv5tej_mmu_cache_flush:
1062. 1: mrc p15, 0, r15, c7, c14, 3 @ test,clean,invalidate D cache
1063. bne 1b
1064. mcr p15, 0, r0, c7, c5, 0 @ flush I cache
1065. mcr p15, 0, r0, c7, c10, 4 @ drain WB
1066. mov pc, lr
1068. __armv4_mmu_cache_flush:
1069. mov r2, #64*1024 @ default: 32K dcache size (*2)
1070. mov r11, #32 @ default: 32 byte line size
1071. mrc p15, 0, r3, c0, c0, 1 @ read cache type
1072. teq r3, r9 @ cache ID register present?
1073. beq no_cache_id
1074. mov r1, r3, lsr #18
1075. and r1, r1, #7
1076. mov r2, #1024
1077. mov r2, r2, lsl r1 @ base dcache size *2
1078. tst r3, #1 << 14 @ test M bit
1079. addne r2, r2, r2, lsr #1 @ +1/2 size if M == 1
1080. mov r3, r3, lsr #12
1081. and r3, r3, #3
1082. mov r11, #8
1083. mov r11, r11, lsl r3 @ cache line size in bytes
1084. no_cache_id:
1085. mov r1, pc
1086. bic r1, r1, #63 @ align to longest cache line
1087. add r2, r1, r2
1088. 1:
1089. ARM( ldr r3, [r1], r11 ) @ s/w flush D cache
1090. THUMB( ldr r3, [r1] ) @ s/w flush D cache
1091. THUMB( add r1, r1, r11 )
1092. teq r1, r2
1093. bne 1b
1095. mcr p15, 0, r1, c7, c5, 0 @ flush I cache
1096. mcr p15, 0, r1, c7, c6, 0 @ flush D cache
1097. mcr p15, 0, r1, c7, c10, 4 @ drain WB
1098. mov pc, lr
1100. __armv3_mmu_cache_flush:
1101. __armv3_mpu_cache_flush:
1102. mov r1, #0
1103. mcr p15, 0, r1, c7, c0, 0 @ invalidate whole cache v3
1104. mov pc, lr
1106. /*
1107. * Various debugging routines for printing hex characters and
1108. * memory, which again must be relocatable.
1109. */
1110. #ifdef DEBUG
1111. .align 2
1112. .type phexbuf,#object
1113. phexbuf: .space 12
1114. .size phexbuf, . - phexbuf
1116. @ phex corrupts {r0, r1, r2, r3}
1117. phex: adr r3, phexbuf
1118. mov r2, #0
1119. strb r2, [r3, r1]
1120. 1: subs r1, r1, #1
1121. movmi r0, r3
1122. bmi puts
1123. and r2, r0, #15
1124. mov r0, r0, lsr #4
1125. cmp r2, #10
1126. addge r2, r2, #7
1127. add r2, r2, #'0'
1128. strb r2, [r3, r1]
1129. b 1b
1131. @ puts corrupts {r0, r1, r2, r3}
1132. puts: loadsp r3, r1
1133. 1: ldrb r2, [r0], #1
1134. teq r2, #0
1135. moveq pc, lr
1136. 2: writeb r2, r3
1137. mov r1, #0x00020000
1138. 3: subs r1, r1, #1
1139. bne 3b
1140. teq r2, #'\n'
1141. moveq r2, #'\r'
1142. beq 2b
1143. teq r0, #0
1144. bne 1b
1145. mov pc, lr
1146. @ putc corrupts {r0, r1, r2, r3}
1147. putc:
1148. mov r2, r0
1149. mov r0, #0
1150. loadsp r3, r1
1151. b 2b
1153. @ memdump corrupts {r0, r1, r2, r3, r10, r11, r12, lr}
1154. memdump: mov r12, r0
1155. mov r10, lr
1156. mov r11, #0
1157. 2: mov r0, r11, lsl #2
1158. add r0, r0, r12
1159. mov r1, #8
1160. bl phex
1161. mov r0, #':'
1162. bl putc
1163. 1: mov r0, #' '
1164. bl putc
1165. ldr r0, [r12, r11, lsl #2]
1166. mov r1, #8
1167. bl phex
1168. and r0, r11, #7
1169. teq r0, #3
1170. moveq r0, #' '
1171. bleq putc
1172. and r0, r11, #7
1173. add r11, r11, #1
1174. teq r0, #7
1175. bne 1b
1176. mov r0, #'\n'
1177. bl putc
1178. cmp r11, #64
1179. blt 2b
1180. mov pc, r10
1181. #endif
1183. .ltorg
1184. reloc_code_end:
1186. .align
1187. .section ".stack", "aw", %nobits
1188. .L_user_stack: .space 4096
1189. .L_user_stack_end:

     看了上面的源码，可能就算是分析过了也是比较模糊的，通过下面的一个代码流程图，大家就可以清楚的了解内核自解压的全过程了：