xilinx使用高电平复位
altera使用低电平复位
原因：Xilinx 寄存器的SR控制端是高电平有效的。如果RTL代码采用了低电平有效的复位模式，综合器将在复位信号驱动寄存器SR控制端之前的插入一个反相器（interver）。你必须使用一个查找表（look up table）来实现反向器，以利用LUT的输入端口。低电平有效的控制信号带来的额外的逻辑可能拉长了执行时间（runtime）,将导致更低的FPGA资源利用率，也将影响时序和功耗。
altera刚好相反
另从两者生成ip核可见，xilinx的ip核使用高电平复位，altera使用低电平。为保持一致性，xilinx使用高复位，altera使用低复位
[转]xilinx推荐高电平同步复位，复位信号使用前需要先同步到时钟域； 高电平复位，因为xilinx的器件中，ff的复位端(SR)都是高电平有效的，且不可改变，如果你的复位信号是低有效，那么就要额外一个反向器。 其次，xilinx推荐同步复位，ff的sr端可以设置为同步复位或者异步复位。如果你使用异步复位，那么复位信号只能连接到ff的sr端。如果使用同步复位，则可以使用sr端，也可以将复位信号作为普通的输入信号对待，与其他的输入通过lut做过逻辑之后，再进入ff的d输入端。 最后，xilinx推荐复位信号与时钟信号同步。如果你使用了同步复位的方式，复位信号就可能作为一般的逻辑输入，此时必须要与时钟同步，不然就会有亚稳态的问题。 ps，能不用就不用复位，能少用就少用复位。我现在一般都不接复位信号了。