2通道音频ADC解码芯片ES7243L、ES7243E、ES7243,用于低成本实现模拟麦克风转换为IIS数字话筒

时间:2024-07-09 06:59:18

前言:

音频解码芯片某创参考价格:
ES7243L 500+:¥1.36 / 个
ES7243E 500+:¥1.66 / 个
ES7243 500+: ¥1.91 / 个
其中ES7243L工作电压为1.8V,与其他两款的3.3V工作电压不同,互相不能替代。
希望国产厂家规格书能好好做下,看到3个器件,并不知道这3个器件的区别是什么,厂家理应清楚的说明这些器件的区别。
该厂家值得称赞的是将寄存器公开了,有些国产厂家,扣扣搜搜的,寄存器都不敢拿出来。

工作电压

器件 最小值 典型值 最大值 单位
ES7243L 1.62 1.8 1.98 V
ES7243E 1.7 3.3 3.6 V
ES7243 3.0 3.3 3.6 V

特征区别

区别源自器件PDF规格书,未核对,差异部分后缀-----,并加粗字体。

ES7243L

高性能多位 Delta-Σ 音频 ADC
101 dB 信噪比
-90 分贝 THD+N
低噪声 PGA -----
24 位,8 至 96 kHz 采样频率
I2S/PCM 主串行数据端口或从串行数据端口
支持多达 16 个通道的 TDM
256/384Fs、USB 12/24 MHz 和其他非标准音频系统时钟
支持数字麦克风-----
低功耗

ES7243E

高性能多位 Delta-Σ 音频 ADC
101 dB 信噪比
-90 分贝 THD+N
低噪声 PGA ------
24 位,8 至 48 kHz 采样频率 ------
I2S/PCM 主串行数据端口或从串行数据端口
支持多达 16 个通道的 TDM
256/384Fs、USB 12/24 MHz 和其他非标准音频系统时钟
自动电平控制 (ALC) 和噪声门------
支持数字麦克风----------

低功耗

ES7243

高性能多位 Delta-Σ 音频 ADC
102 dB 信噪比 ---------
-95 dB THD+N --------
24 位,8 至 200 kHz 采样频率-------

I2S/PCM 主串行数据端口或从串行数据端口
支持TDM-------
256/384Fs、USB 12/24 MHz 和其他非标准音频系统时钟
低功耗待机模式

应用

麦克风阵列
条形音箱
音频接口
数字电视
A/V 接收器
硬盘录像机
网络硬盘录像机

订购信息

ES7243L -40°C ~ +85°C
ES7243E -40°C ~ +85°C
ES7243 -40°C ~ +85°C
QFN-20型

器件外观

在这里插入图片描述

ES7243L

在这里插入图片描述

ES7243E

在这里插入图片描述

ES7243

内部框图

三种器件的内部框图均相同。
在这里插入图片描述

引脚定义

在这里插入图片描述

ES7243L第3脚为AD2功能、ES7243E和ES7243第3脚无AD2功能,其他引脚均相同。

下述未再核对差异区别

典型应用电路图

找不同,下面是厂家的图,上下2个放在一起,这2个图看出来区别了吗?
在这里插入图片描述

在布局中,芯片被视为模拟设备;为了获得最佳性能,去耦和滤波电容器应尽可能靠近器件封装

3. 时钟模式和采样频率

该设备支持标准音频时钟(64Fs、128Fs、256Fs、384Fs、512Fs等)、USB 时钟(12/24 MHz)和一些常见的非标准音频时钟(25 MHz、26 MHz等)。
该器件可以在主时钟模式或从时钟模式下工作。在从模式下,LRCK 和 SCLK 由外部提供,LRCK 和 SCLK 必须以特定速率同步从系统时钟派生。在主模式下,LRCK 和 SCLK 在内部派生自器件主时钟。

4. 单片机配置接口

该器件支持标准 I2C 微控制器配置接口。外部微控制器可以通过写入内部配置寄存器来完全配置器件。
I2C 接口是一种双向串行总线,它使用串行数据线 (CDATA) 和串行时钟线 (CCLK) 进行数据传输。图1a和图1b给出了该接口数据传输的时序图。数据以逐字节的方式同步传输到CDATA线路上的CCLK时钟。字节中的每个位都在CCLK高电平期间进行采样,首先传输MSB位。每个传输的字节后面都有一个来自接收器的确认位,用于将CDATA拉低。该接口的传输速率最高可达400 kbps。

主控制器通过发送“开始”信号来启动传输,该信号被定义为 CDATA 从高到低的转换,而 CCLK 为高电平。传输的第一个字节是从属地址。
它是一个 7 位芯片地址,后跟一个 RW 位。芯片地址必须为 0010 x,其中 x 等于 AD2 AD1 AD0。RW 位表示从机数据传输方向。一旦收到确认位,数据传输将开始按照 RW 位指定的方向逐字节进行。主机可以通过生成“停止”信号来终止通信,该信号定义为当CCLK为高电平时,CDATA从低到高的转换。

在 I2C 接口模式下,可以写入和读取寄存器。“写入”和“读取”指令的格式如表1和表2所示。请注意,要从寄存器读取数据,必须将 R/W 位设置为 0 以访问寄存器地址,然后将 R/W 设置为 1 以从寄存器读取数据。

5. 数字音频接口

该器件通过LRCK、SCLK和SDOUT引脚为ADC的输出提供多种格式的串行音频数据接口。这些格式包括 I2S、左对齐、DSP/PCM 模式和 TDM。ADC数据在SCLK下降沿的SDOUT处输出。SDOUT、SCLK和LRCK与这些格式的关系如图2a至图2f所示。 ES7243L可以通过单个I2S或TDM级联多达16通道,请参阅用户指南了解详细说明。