xilinx fpga 部分动态重配置（Partial Reconfiguration）设计实现

时间：2024-05-31 06:58:55

1.测试环境

采用xilinx fpga xc7vx690t，实现动态跑马灯，验证部分动态重配置（Partial Reconfiguration）功能
pm1：间隔1s闪动
pm2：间隔4s闪动
xilinx fpga 部分动态重配置（Partial Reconfiguration）设计实现顶层文件：top
pm_led：实现动态重配置，实现1s和4s闪动
led2：固定2s闪动，验证重配置，即在下载重配置bit时，改灯会一直闪烁

2.实现步骤

xilinx fpga 部分动态重配置（Partial Reconfiguration）设计实现
led:实现部分动态冲加载功能
led2_2s：实现固定2s闪动功能
新建工程
根据选择型号，新建工程，完毕后，使能Partial Reconfiguration
导入源文件
xilinx fpga 部分动态重配置（Partial Reconfiguration）设计实现
创建Partial Reconfiguration
右键点击module led，选择
xilinx fpga 部分动态重配置（Partial Reconfiguration）设计实现
在对话框中输入相应的pd和pm名字，
这里分别输入led和led_1s
配置Partial Reconfiguration
xilinx fpga 部分动态重配置（Partial Reconfiguration）设计实现
点击向导后，在出现的对话框中，点击next
xilinx fpga 部分动态重配置（Partial Reconfiguration）设计实现
输入led_4s作为一个新的pm，pd还是led，然后添加文件led_4s.v，
注意该文件的module名字仍然为led
xilinx fpga 部分动态重配置（Partial Reconfiguration）设计实现
之后根据提示操作即可

3.综合

综合完成之后，打开综合结果，并执行如下操作

xilinx fpga 部分动态重配置（Partial Reconfiguration）设计实现
画出一块作为pblock，保存，工具会将pblock约束添加到约束文件中，然后执行reports》report drc
xilinx fpga 部分动态重配置（Partial Reconfiguration）设计实现
为了加快速度，只选择上图部分即可

4.实现及生成bit

按照正常操作即可

5.下载

通过jtag下载bit，先下载整体bit，然后下载部分bit，可验证功能

6.文件及约束

文件已上传

7.注意点

led_4s.v文件的module名字仍然为led
具体参考ug947

相关文章