1、创建头文件,选择verilog header,是.vh文件
2、将头文件设置为Global Include,这样就不用在每个调用的文件里面添加 `include "My_def.vh"文件了
3、将头文件添加预定义,如`define SC_ref 570
4、调用时用define的值代替就行,如if(dn_mid >= `SC_ref)
1、创建头文件,选择verilog header,是.vh文件
2、将头文件设置为Global Include,这样就不用在每个调用的文件里面添加 `include "My_def.vh"文件了
3、将头文件添加预定义,如`define SC_ref 570
4、调用时用define的值代替就行,如if(dn_mid >= `SC_ref)