8086 CPU：16 位微处理器，40 根引脚
一、地址总线 和数据总线（20 条）
- AD15 ~ AD0：地址/数据总线
（1）T1：用作低 16 位地址 A15 ~ A0
（2）T2 ~ T4：用作数据总线 - A19 ~ A16/S6 ~ S3：地址/状态总线
（1）T1：用作地址总线的高 4 位，存储器：高 4位。I/O：置 0
（2）T2 ~ T4：指示 CPU 的状态信息，S6：恒为低电平。S5：反应标志寄存器中中断允许标志 IF 的当前置。S3、S4：表示正在使用哪个段寄存器 - 8086 的 20 条地址线：
（1）访问存储器：用 20 条，寻址 1M 存储空间
（2）访问 I/O 端口：用 16 条 A15 ~ A0，可寻址 64K 个 I/O 端口 - BHE# / S7：总线高允许/状态 S7
（1）T1：用作 BHE#，低电平有效
（2）T2 ~ T4：状态信号 S7
（3）DMA 方式下，该引脚位高阻态
二、控制总线
1、MN/MX#：最小/最大方式控制线。32号脚
（1）接 +5V 时：最小方式，由 8086 提供系统所需的全部控制信号
（2）接地时：最大方式，系统总线控制信号由专用的总线控制器 8288 提供，8086 把指示当前操作的状态信号（S2#、S1#、S0#）送给 8288，8288 据此产生相应的系统控制信号
2、受MN/MX#影响的信号线
-
最大方式下
（1）S2#、S1#、S0#：总线周期状态信号（三态、输出）。表示 8086 外部总线周期的操作类型。
（2）RQ# /GT0# 和 RQ# / GT1#：请求/允许总线访问控制信号（双向）
（3）QS1、QS0：指令队列状态信号（输出）。用于指示 8086 内部 BIU 中指令队列的状态
（4）LOCK#：总线优先权锁定信号（输出、三态）。当 LOCK 输出低电平时，外部处理器不能控制总线 -
最小方式下
（1）M/IO#：存储器/IO 控制信号（输出、三态）。
M/IO# = H 时：存储器。
M/IO# = L 时：I/O 端口
（2）DT/R#：数据发送/接收信号（输出、三态）。
DT/R# = H 时：写。
DT/R# = L 时：读
（3）DEN#：数据允许信号（输出、三态）。在 CPU 访问存储器或 I/O 的总线周期的后一段时间内，该信号有效，用作系统中总线收发器的允许信号。
（4）HOLD：保持请求信号（输入）。当外部逻辑把 HOLD 引脚置为高电平时，8086 在完成当前总线周期以后进入 HOLD （保持）状态，让出总线控制权
（5）HLDA：保持响应信号（输出）。这是 CPU 对 HOLD 信号的响应信号，输出低电平。当 HLDA 信号有效时，8086 的三态信号线全部处于三态（高阻），使外部逻辑可以控制总线。
（6）ALE：地址锁存允许信号（输出）。T1 时发出正脉冲，在下降沿，把总线上的地址信息锁存入地址锁存器。
（7）INTA#：中断响应信号（输出、三态）。当 8086 响应来自 INTR 引脚的可屏蔽中断请求时，在中断响应周期内，INTA 变为低电平。
（8）WR#：写控制信号（输出、三态）。低电平时，8086 处于写操作
3、不受MN/MX#影响的控制线（公共总线）
（1）RD#：读控制信号（输出、三态），低电平时，CPU 在读
（2）READY：等待状态控制信号，又称准备就绪信号（输入），
READY = H：CPU 等待。
READY = L：外设准备就绪
（3）INTR：中断请求信号（输入），高电平表示有中断请求
（4）NMI：不可屏蔽中断请求信号（输入）。上升沿触发，不能用软件屏蔽
（5）TEST#：等待测试控制信号（输入）。CPU测试，高电平继续等待，低电平脱离等待
（6）RESET：复位信号（输入）。高电平系统复位，把内部标志寄存器FR、段寄存器、指令指针IP、指令队列复位到初始状态。注意：代码段CS的初始化状态为 FFFFH .
4、其他信号
- CLK：时钟信号（输入）
- VCC：电源。+5V ±10%
- GND：地线。两条接地线
5. 常用的信号引脚
- AD15 ~ AD0：地址/数据
- AD19 ~ AD16/S6 ~ S3 ：地址数据/状态
- BHE#/S7：高允许（输出）
- MN/MX#：最大最小（输出）
- M/IO#：存储器/IO（输出）
- DT/R#：数据发送/接收（输出）
- DEN：数据允许（输出）
- HOLD：保持请求信号（输入）
- HLDA：保持响应信号（输出）
- ALE：地址锁存允许信号（输出）
- INTA#：中断响应信号（输出）
- RD#：读控制信号（输出）
- WR#：写控制信号（输出）
- READY：等待状态控制信号（输入）
- INTR：中断请求信号（输入）
- CLK：时钟信号（输入）