8086和8088的对比
相同点：
- 都封装在40引脚的双列直插封装（DIP）中。
- 都使用+5.0V电源电压
不同点：
- 8086有16根数据线和20根地址线，可寻址的内存空间为1MB。8088有8根数据线和20根地址线。
- 8086有一个M/IO引脚，而8088有一个IO/M引脚。
- 两者引脚34定义不同：8088为SSO引脚，8086为BHE*/S7引脚
- 8086需要的最大电源电流为360mA，8088为340mA。
引脚信号分类
- 数据和地址引脚
- 读写控制引脚
- 中断请求和响应引脚
- 总线请求和响应引脚
- 其他引脚
8086最小模式引脚功能
| 数据和地址引脚 | |
|---|---|
| AD15-AD0 | 双向三态引脚，构成了8086的地址/数据多路复用总线（分时复用），T1输出低16位地址信号A15-A0 |
| A19/S6-A16/S3 | 三态输出引脚，地址/状态多路复用总线，在T1输出高4位地址信号A19-A16，访问外设的T1全部输出低电平无效，其他时间输出状态信号S6-S3 |
| 读写控制引脚 | |
| ALE | 三态输出引脚，地址锁存允许 Address Latch Enable，高电平有效时表示AD15~AD0和A19/S6-A16/S3正在传送地址信息 |
| M/IO* | 三态输出引脚，存储器或I/O访问，输出高电平时访问存储器，A19~A0提供20位存储器地址；低电平时访问I/O端口，A15-A0提供16位I/O地址 |
| WR* | 三态输出引脚，有效时表示CPU正在写出数据 |
| RD* | 三态输出引脚，有效时表示CPU正在读入数据 |
 |
|
| READY | 输入引脚，8088会在T3前沿测试该引脚，如果有效则进入T4，无效插入Tw，在Tw中检测READT信号，有效则进入T4，无效继续插入Tw |
| DEN* | 三态输出引脚，数据允许 Data Enable， 有效时表示外部数据总线缓冲区已**，正在传送数据 |
| DT/R* | 三态输出引脚，数据发送/接受 Data Transmit / Receive，高电平表示数据自CPU输出，低电平表示数据输入CPU |
| BHE*/S7 | 三态输出引脚，高8位数据总线允许/状态 复用引脚 Bus High Enable，用在8086中。在读操作或写操作期间允许D15-D8有效。状态位S7始终为逻辑1。 |
| 中断请求和响应引脚 | |
| INTR | 输入引脚，可屏蔽中断请求 Interrupt Request，当IF = 1时，若INTR保持高电平，则CPU在当前指令执行完毕后就进入中断响应周期，INTA*有效 |
| INTA* | 输出引脚，可屏蔽中断响应 Interrupt Acknowledge，响应INTR输入。中断响应周期是连续的两个，每个都发出有效响应信号，以便通知外设他们的中断请求已被响应，并令有关设备将中断向量号送到DB |
| NMI | 输入引脚，不可屏蔽中断请求 Non-Maskable Interrupt，与INTR信号类似，当NMI中断不必检查IF标志位是否为1。主机与外设进行数据交换通常采用INTR，NMI通常用于处理掉电等系统故障 |
| 总线请求和响应引脚 | |
| HOLD | 输入引脚，总线保持，用来请求直接存储器存取（DMA）。若HOLD信号为逻辑1，CPU停止执行软件，并将AB,DB,CB置成高阻抗状态。若HOLD信号为逻辑0，CPU正常执行软件 |
| HLDA | 输出引脚，总线保持响应 HOLD Acknowledge，有效时表示CPU已进入保持状态，当HOLD无效时，HLDA也转为无效，CPU重现获得总线控制权。 |
| 其他引脚 | |
| RESET | 输入引脚，复位请求，若该引脚保持4个时钟周期以上的高电平，则导致处理器复位。一旦复位，CPU将从缺省地址开始执行指令，并使IF标志位清零，禁止中断 |
| CLK | 为CPU提供基本的定时信号 |
| VCC | 电源输入，向CPU提供+5.0V电源 |
| GND | 接地引脚，向CPU提供参考地电平 |
| MN/MX* | 输入引脚，模式选择 Min / Max，若选择最小模式，该引脚必须直接接+5.0V |
| TEST* | 输入引脚，测试，与WAIT指令配合使用。当CPU执行WAIT指令时，他将在每个时钟周期对该引脚进行测试：若为逻辑1，程序原地踏步并继续测试TEST引脚，直到变为逻辑0，程序恢复运行 |