谈到PCB布线时，阻抗匹配是不可忽视的一个重要因素。PCB板上总会有各种各样的因素导致走线阻抗不连续，线宽，拐角，耦合等原因以外，还有Anti-pad，跨参考区域，相邻层铜皮等原因。
这些影响因素，如果单从检查方面来说，需要考虑的可能是单板时间周期的影响。然而，总是有一些因素的影响是无法避免的，但是这些因素对阻抗的具体影响变化是怎样的，是单纯的检查无法评估的。如果可以直观的看到信号上每一段线的阻抗，那么对于layout工程师衡量信号完整性以及提升设计的准确性，有着至关重要的参照价值。
下面通过具体实例来展示Allegro17.2中走线阻抗检查在实际工程项目中的应用。
首先打开Allegro17.2的“PCB Editor”，选择“Allegro PCB Designer”，点击“OK”进入主界面，如下图：
打开一个已布线结束的PCB文件，接下来进入正文：
- PCB板的层叠设置：选择 Setup - Cross-section Editor，按实际生产工艺要求设置PCB板层叠结构，不然的话，会直接用板子的默认层叠仿真，如果是特殊板材的话，还需要将板材的Dk，Df参数设置好，我们的层叠是用普通FR4板材，4层板，总厚度2mm，所以不需要修改材料。设置好后点击 OK 退出。
- 现在通过走线阻抗检查的工具来分析信号线的具体阻抗情况：选择 Analyze - Workflow Manager 。选择 Net Based 模式，接着选择想要分析的网络名（Select Nets），选择Start Analyze ，就会出现进度条，可以随时知道分析进度。
- 通过点击 Impedance Table 打开图表显示各阻抗信息：
或点击 Impedance Vision 通过颜色区分，结果直观显示在信号线上：
在设计的过程中，通过走线阻抗分析这个功能，可以随时了解板子上走线阻抗的具体情况，随时修改，让layout工程师真正的不再担心阻抗控制的问题。
转发请注明来源：https://blog.csdn.net/u010614434/article/details/104391328