我们知道FPGA由LUT、IO接口、时钟管理单元、存储器、DSP等构成，我觉得最能代表FPGA特点的就是LUT了。当然不同厂家、同一厂家不同阶段FPGA的LUT输入数量是不同的，随着技术的发展，LUT的输入数量也在增加。
作为FPGA最基本的电路单元，承担着各种电路功能的实现，如果能够理解LUT对电路的实现及影响，对我们进行FPGA开发及优化有着至关重要的作用。如果电路的输入数量远大于LUT的输入数量，LUT在实现电路时必然采用级联方式，级联数量必定会造成电路的延时，有时候会严重制约系统的最高运行频率。
如果我们能够理解好这一点，那么我们在设计电路的时候就要尽量避免级联级数太多，对电路进行优化，比如插入寄存器等方式来减少电路的延时，保证系统的正常运行。
附XILINX 7Series基本逻辑单元框图
