FPGA DCM管理单元理解

【文件属性】：

文件名称：FPGA DCM管理单元理解

文件大小：552KB

文件格式：PDF

更新时间：2014-01-17 03:40:14

DCM

DCM内部是DLL(Delay Lock Loop(?)结构,对时钟偏移量的调节是通过长的延时线形成的。DCM的参数里有一个PHASESHIFT（相移）,可以从0变到255。所以我们可以假设内部结构里从clkin到clk_1x之间应该有256根延时线（实际上,由于对不同频率的时钟都可以从0变到255,延时线的真正数目应该比这个大得多）。