交换机端口开发的时候经常提到的一个概念就是serdes，但是什么是serdes有很多人都说不清楚，今天就我的理解给大家介绍下。
- serdes简介
和所有的互联结构一样，SERDES无非也就是输出，输入，与互连通道。
不过，SERDES在芯片端比一般的信号要多出一些东西。首先，需要在TX端完成将并行信号变成串行信号过程，该过程通过串行器来实现，将n个速率为x的并行信号，变成一个速率为n*x的串行信号，这样在1/x的时间内，串行信号就包含了n个信息。在这个过程中，参考时钟的质量就至关重要了，我想，谁都不愿意看到在并行信号中地位相同的两个信号，变成串行信号之后一个占150ps一个却只有50ps了吧。
当然，为了保证信号的直流平衡（不要有长0长1的出现）等性能，在将数据进行串并转换之前，会将信号进行编码。在数据串化之后，会经过预加重模块，再出芯片，来到我们的信道上。
TX
简单来说TX就是一个编码>>串化>>预加重>>输出的过程。
RX
在串行通道的RX端，进行着与TX相反的过程。首先经过一个均衡器，将信号进行均衡处理。再通过CDR（clock data recovery）将串行信号解串为并行信号。
- 为何串行
人们对高速的追求就像对美好生活的向往一样永无止境。在人们面前有两条路可以走，第一条是增加信道的数量，用更多的信道传输更多的信号，也就是我们所说的并行；第二条是提高单通道的信号速率，也就是我们所说的高速串行。
而在现在的高速传输中，SERDES早已成为了绝对的主流。主要是因为并行传输有着先天的劣势：时钟周期变得越来越短，并行的时序已经无法满足。
-
串行问题解决
由于使用数字信号通信，信道的噪声容限有了很大的提升，DDR3信号的噪声裕量甚至能达到了600mV，相当于信号电平的40%。这40%的裕量将被反射，损耗，电源噪声，串扰等问题瓜分。串行信号同样面临着这样的问题，于是••••••
SERDES：“工程师爸爸，我上升沿陡，反射会比较严重！”
于是工程师把高速串行信号的驱动阻抗和接收阻抗都做成了100欧姆，与传输线相匹配：“我已经帮你把源端和末端两个最严重的反射给去掉啦，剩下的就靠你啦。”
SERDES：“工程师爸爸，我翻转次数多，串扰会比较严重！”
于是工程师在所有的串行管脚附近都放上了地管脚：“我已经帮你把你跟你兄弟姐妹隔开啦，剩下的就靠你啦。”
这时隔壁家做连接器的王叔叔跑过来摸了摸SERDES的头：“小SERDES啊，我已经把连接器的串扰做到千分之一以下了。”
SERDES：“工程师爸爸，我电频低，好怕电源噪声！”
工程师看了SERDES笑了笑：“傻孩子，爹爹严格执行优生优育啊，你兄弟姐妹没几个，不像临村的并行，一家兄弟姐妹可以去踢世界杯了啊。”
SERDES：“工程师爸爸，我要更大的噪声容限！”
工程师皱了皱眉头：“这个不好办啊，我努力试试把”。于是就出现了串行发送端0.6V的Voh，接收端60mV的Vih。
SERDES一看，0.6V对60mV，90%的裕量哇！开开心心跑到一条平坦性衰落的路上玩去了。
出门的时候，他是这样子的：
回到家的时候，他是这样子的：
虽然衰减了75%，但是工程师爸爸还是第一眼就认出了他就是小SERDES。
这时，一直藏在旁边树后的[并行]露出了半边面孔，瞄了一眼，阴测测的说：“小婊砸，跑得快就那么嚣张，你以为所有的路都是平坦性衰落么，嘿嘿嘿嘿。”
参考资料：http://www.edadoc.com/cn/TechnicalArticle/show.aspx?id=759
http://www.edadoc.com/cn/TechnicalArticle/show.aspx?id=761