（1）USB接口的定义及布局布线要求及（2）USB PCB布线经验教训! （3）补充 ( 4 )另外

（1）USB接口的定义及布局布线要求

http://m.elecfans.com/article/739823.html

1、定义

通用串行总线（英语：Universal Serial Bus，缩写：USB）是连接计算机系统与外部设备的一种串口总线标准，也是一种输入输出接口的技术规范，被广泛地应用于个人电脑和移动设备等信息通讯产品，并扩展至摄影器材、数字电视（机顶盒）、游戏机等其它相关领域。最新一代是USB 3.1，传输速度为10Gbit/s，三段式电压5V/12V/20V，最大供电100W ，新型Type C插型不再分正反，如图1所示，展示了几种常用的USB接口实物，这类型USB接口广泛应用于MID的产品中。

图1 常用USB接口

常用USB有如下两种不同的定义，如表1所示，根据需要选取相应类型的USB。

表1 USB管脚定义

2 USB接口布局布线要求

1）USB接口靠近板边放置，并伸出板边一定位置，方便插拔；

2）ESD、共模电感器件靠近USB接口，放置的顺序是ESD-共模电感-阻容；同样的注意ESD和USB的距离，留有1.5mm的间距，考虑后焊的情况，如图2所示。

图2 USB的布局

3）USB要走差分，阻抗控制为90欧姆，并包地处理，总长度最好不要超过1800mil；等长方式类似HDMI的绕线。

4）为了抑制电磁辐射，USB的差分线优先走在内层，并保证走线有一个完整的参考平面，不然走线跨分割，会造成阻抗不连续并增加外部噪声对差分线的影响；

5）USB差分在走线的时候，尽可能的减少换层过孔，过孔会造成线路阻抗的不连续，在每次打孔换层的地方加一对回流地过孔，用于信号回流换层，如图3所示。

图3 差分打孔换层处添加GND孔

⑥若USB两边定位柱接的是保护地，分割的时候保证与GND的距离是2MM，并在保护地区域多打孔，保证充分连接，并用磁珠与GND进行跨接，如图4。

图4 USB保护地的隔离

（2）USB PCB布线经验教训!

http://www.sohu.com/a/237360213_505803

USB协议定义由两根差分信号线（D+、D-）传输数字信号，若要USB设备工作稳定差分信号线就必须严格按照差分信号的规则来布局布线。根据笔者多年USB相关产品设计与调试经验，总结以下注意要点：

1. 在元件布局时，尽量使差分线路最短，以缩短差分线走线距离（√为合理的方式，×为不合理方式）；

2. 优先绘制差分线，一对差分线上尽量不要超过两对过孔（过孔会增加线路的寄生电感，从而影响线路的信号完整性），且需对称放置（√为合理的方式，×为不合理方式）；

3.对称平行走线，这样能保证两根线紧耦合，避免90°走线，弧形或45°均是较好的走线方式（√为合理的方式，×为不合理方式）；

4. 差分串接阻容，测试点，上下拉电阻的摆放（√为合理的方式，×为不合理方式）；

5. 由于管脚分布、过孔、以及走线空间等因素存在使得差分线长易不匹配，而线长一旦不匹配，时序会发生偏移，还会引入共模干扰，降低信号质量。所以，相应的要对差分对不匹配的情况作出补偿，使其线长匹配，长度差通常控制在5mil以内，补偿原则是哪里出现长度差补偿哪里；

6. 为了减少串扰，在空间允许的情况下，其他信号网络及地离差分线的间距至少20mil(20mil是经验值)，覆地与差分线的距离过近将对差分线的阻抗产生影响；

7. USB的输出电流是500mA，需注意VBUS及GND的线宽，若采用的1Oz的铜箔，线宽大于20mil即可满足载流要求，当然线宽越宽电源的完整性越好。

普通USB设备差分线信号线宽及线间距与整板信号线宽及线间距一致即可。然而当USB设备工作速度是480 Mbits/s，只做到以上几点是不够的，我们还需对差分信号进行阻抗控制，控制差分信号线的阻抗对高速数字信号的完整性是非常重要的，因为差分阻抗影响差分信号的眼图、信号带宽、信号抖动和信号线上的干扰电压。差分线阻抗一般控制在90（±10%）欧姆(具体值参照芯片手册指导)，差分线阻抗与线宽W1、W2、T1成反比，与介电常数Er1成反比，与线间距S1成正比，与参考层的距离H1正比，如下图是差分线的截面图。

下图为四层板的参考叠层，其中中间两层为参考层，参考层通常为GND或Power，并且差分线所对应的参考层必须完整，不能被分割，否则会导致差分线阻抗不连续。若是以图 2叠层设计四层板，通常设计时差分线采用4.5mil的线宽及5.5mil的线间距既可以满足差分阻抗90Ω。然而4.5mil线宽及5.5mil线间距只是我们理论设计值，最终电路板厂依据要求的阻抗值并结合生产的实际情况和板材会对线宽线间距及到参考层的距离做适当的调整。

以上所描述的布线规则是基于USB2.0设备，在USB布线过程中把握差分线路最短、紧耦合、等长、阻抗一致且注意好USB电源线的载流能力，掌握好以上原则USB设备运行基本没问题。

（3）补充

http://www.lwyhcy.com/nibian/1345.html

USB在PCB设计的时候，我们应该注意什么呢，USB是一个差分线，我们就要以差分线的形式布线。它的差分阻抗一般是90欧姆，这是基本的特性。原创：IT技术先来说说这个阻抗

　　一，如果是双面板，USB布线要做阻抗的话，就必须运用共面阻抗，共面阻抗90欧姆，用POLAR软件计算结果如下

　图1

　　线宽是W1,W2的中间值14.9mil，

　　线距是S1=8mil，

　　两根差分线与同层边的的铜箔距离是D1=5mil,

　　铜厚是T1=1.4mil（也就是一盎司)

　　这样设计就能控制到90欧姆。

　　二，如果是多层板，线走在外层。那就是要有一个参考层，我们在POLOAR软件中就要用另一个模型如下

图2

　　介质厚度H1=4mil,

　　线宽为w1,w2的中间值5.9mil，

　　线间距S1我们控制8mil,铜厚是1.4mil.

　　其它参数要看PCB板厂的，我们按默认来设吧。

　　这样可以计算出90欧姆，原创：IT技术

　　三，如果是多层板里层，那我们就要利用POLAR中的另外一个模型，如下图

图3

　　介质厚度H1=4mil,

　　介质厚度H2是无所谓的，一般会很厚，至少20mil，对于20mil以上对阻抗影响差别就不是很大了。

　　线宽是W1,W2中间值=4mil

　　线距=8mil

　　铜厚=1.4mil，也就是1盎司再来说说这个布局布线方法

　　USB2．0 协议定义由两根差分信号线(D、D-)传输高速数字信号，最高的传输速率为 480 Mbps。差分信号线上的差分电压为 400 mV，理想的差分阻抗(Zdiff)为 90Ω。

　　在设计 PCB 板时，控制差分信号线的差分阻抗对高速数字信号的完整性是非常重要的，因为差分阻抗影响差分信号的眼图、信号带宽、信号抖动和信号线上的干扰电压。原创：IT技术

　　USB一般中间有两个串联匹配电阻，如下图所示

图4

　　这两个串联电阻应该放置在主芯片侧，因为串联匹配电阻应该是放在输出侧。布线时必须严格按前面提到的阻抗设计来布差分线。这样阻抗就会控制在90欧姆。

　　共面阻抗的话，在同一层都需要两面都有地，

　　多层板外层的话，相邻层必须有一个地层，也就是参考地。介质厚度就要照前面设计要求来定

　　多层板里层的话，也一样相邻层必须有一个参考地

　　还有一个重要的是，多层板的话，参考地必须完整的包围USB线，不能有分割。如下图所示

图5

　　上面的是错的，图中红色的代表是地层的参考地，在USB路上分成了两个铜皮，中间被分割了。下面这幅红色框所示,在 USB下面参考地是一个完整的铜皮。

　　今天就分享到这，可能我说的也有不对的，大家可以在评论区留言，谢谢大家支持，也请帮忙转发

（4）另外：

USB3.0只在SSTX信号放置AC耦合电容

https://www.cnblogs.com/QSHL/p/11219084.html

查看很多资料和电路图，发现在超高速差分信号中，只对SSTX信号放置AC交流耦合电容，对此很不理解，百度也没有百度出具体原因，只偶尔有看到说规范中是这样说的，好吧，实在没辙了，正好手中有此规范查阅规范，那就自己也找找看。一通乱找，终于看到了一点点信息，可是结果也是一样，只提到这样接，但是没有具体说明原因，当然本人英文能力有限，即使提到可能也找不到，尴尬尴尬啊！

　　好了，在USB3.0 0.9版本第六章第二节中有提到如下截图信息。如下是个人猜测，很有可能是错误的，对于单独一个Host、Device来说，都只在TX信号接耦合电容，当Host与Device对接时，从整个链路来看，其实TX、RX都放置了AC耦合耦合电容，因为Host、Device的TX都是相对的，所以这样看就好了？所以也就不存在问题？所以也就要求不管你是Host，还是Device，只要在TX端放置耦合电容，在整个链路上都避免了因各自所在系统直流不一致的问题！难道这就其原理？！