如果是高速信号线上串小电阻，那就应该是终端阻抗匹配。
如果是GPIO口上串了小电阻，很可能是抗小能量电压脉冲的。
简单的例子：一个串口通讯的提示信号，当接上串口时，因为瞬间的插拔产生了一个很窄的电压脉冲，如果这个脉冲直接打到GPIO口，很可能打坏芯片，但是串了一个小电阻，很容易把能力给消耗掉。
高速信号线上面加RC、加245驱动都不是随便的。首先要搞清楚这几个东西的作用。
首先，33欧的电阻是用做阻抗匹配，一般布局靠近发送端，靠近接收端，则起反作用。另外，电容的作用是让高速信号的上升沿或下降沿变的更缓一些，以防止出现EMI问题。我们一般在单端时钟信号线上会并小电容。但电容不能过大，否则会导致信号波形变化太厉害，接收端无法正确的采样。
245的作用是增大信号线的带负载能力，在距离较长，且一拖多的时候可以使用。 但是要考虑245带来的固定延迟对总线时序的影响。
高速信号线串的小电阻，LAYOUT时应该把它放在CPU端还是放在信号的终端好些呢 ？
一般的做法是在信号源端串小电阻，在信号终端并一个小电阻。在信号源端串一个小电阻，没有公式的理论：一般传输线的特征阻抗为50欧姆左右，而TTL电路输出电阻大概为13欧姆左右，在源端串一个33欧姆的电子，13+33=46大致和50相当，这样就可以抑制从终端反射回来的信号再次反射。在信号接收终端并一个小电阻，没有公式的理论：若信号接收端的输入阻抗很大，所以并接一个51欧姆的电阻，电阻另一端接参考地，以抑制信号终端反射。信号接收终端串接电阻，从抑制信号反射的角度考虑，只有终端输入的电阻小于50欧姆。但IC设计时，考虑到接收能量，不会将接收端的收入电阻设计得小.。
常用传输线阻抗如下：
1.CVBS视频信号线 75欧姆
2.MIPI、LVDS信号线 100欧姆
3.USB信号线 90欧姆
4.2G/3G/4G/WIFI天线 50欧姆
5.DDR 50欧姆
减少信号边沿的陡峭程度，从而减少高频噪声以及过冲等。
因为串联的电阻，跟信号线的分布电容以及负载的输入电容等形成一个RC电路，这样就会降低信号边沿的陡峭程度。大家知道，如果一个信号的边沿非常陡峭，含有大量的高频成分，将会辐射干扰，另外，也容易产生过冲。
在信号线上传一个电阻，可能还有一个用途：ESD。
如在USB接口上，靠USB PORT端 的D+和D-上串一个小电阻，如10欧姆。就是因为USB PORT端的ESD过不了