![17.allegro导入导出[原创]](https://image.shishitao.com:8440/aHR0cHM6Ly9ia3FzaW1nLmlrYWZhbi5jb20vdXBsb2FkL2NoYXRncHQtcy5wbmc%2FIQ%3D%3D.png?!?w=700&webp=1 "17.allegro导入导出[原创]")
一、从一张现成的PCB中导出元件封装到库中
![17.allegro导入导出[原创]](https://image.shishitao.com:8440/aHR0cDovL2ltYWdlcy5jbml0YmxvZy5jb20vYmxvZzIwMTUvNjY5ODA4LzIwMTUwMy8yNTE3MDY1NTE3Nzc2OTUucG5n.png?w=700&webp=1 "17.allegro导入导出[原创]")
---
![17.allegro导入导出[原创]](https://image.shishitao.com:8440/aHR0cDovL2ltYWdlcy5jbml0YmxvZy5jb20vYmxvZzIwMTUvNjY5ODA4LzIwMTUwMy8yNTE3MDgwODcwODM1OTQucG5n.png?w=700&webp=1 "17.allegro导入导出[原创]")
--
二、
①规则
![17.allegro导入导出[原创]](https://image.shishitao.com:8440/aHR0cDovL2ltYWdlcy5jbml0YmxvZy5jb20vYmxvZzIwMTUvNjY5ODA4LzIwMTUwMy8yNTE3MTA1NjUwNTg5ODkuanBn.jpg?w=700&webp=1 "17.allegro导入导出[原创]")
②元件摆放位置信息导出
![17.allegro导入导出[原创]](https://image.shishitao.com:8440/aHR0cDovL2ltYWdlcy5jbml0YmxvZy5jb20vYmxvZzIwMTUvNjY5ODA4LzIwMTUwMy8yNTE3MTYwNDcwODg1NDcucG5n.png?w=700&webp=1 "17.allegro导入导出[原创]")
![17.allegro导入导出[原创]](https://image.shishitao.com:8440/aHR0cDovL2ltYWdlcy5jbml0YmxvZy5jb20vYmxvZzIwMTUvNjY5ODA4LzIwMTUwMy8yNTE3MTY0MjY3Nzg4NDYuanBn.jpg?w=700&webp=1 "17.allegro导入导出[原创]")
这个时候我们在新建的电路板上：
① 导入记事文档
![17.allegro导入导出[原创]](https://image.shishitao.com:8440/aHR0cDovL2ltYWdlcy5jbml0YmxvZy5jb20vYmxvZzIwMTUvNjY5ODA4LzIwMTUwMy8yNTE3MjMxNTM0OTE3MTAucG5n.png?w=700&webp=1 "17.allegro导入导出[原创]")
--
![17.allegro导入导出[原创]](https://image.shishitao.com:8440/aHR0cDovL2ltYWdlcy5jbml0YmxvZy5jb20vYmxvZzIwMTUvNjY5ODA4LzIwMTUwMy8yNTE3MjQzNDk3NDk2NjkucG5n.png?w=700&webp=1 "17.allegro导入导出[原创]")
--
到如后：
系统本来默认的是双层，这个时候变成六层
![17.allegro导入导出[原创]](https://image.shishitao.com:8440/aHR0cDovL2ltYWdlcy5jbml0YmxvZy5jb20vYmxvZzIwMTUvNjY5ODA4LzIwMTUwMy8yNTE3MjUyOTk1ODkzNjcucG5n.png?w=700&webp=1 "17.allegro导入导出[原创]")
--
单击约束管理器
![17.allegro导入导出[原创]](https://image.shishitao.com:8440/aHR0cDovL2ltYWdlcy5jbml0YmxvZy5jb20vYmxvZzIwMTUvNjY5ODA4LzIwMTUwMy8yNTE3MjYxODExNDExNDgucG5n.png?w=700&webp=1 "17.allegro导入导出[原创]")
--
![17.allegro导入导出[原创]](https://image.shishitao.com:8440/aHR0cDovL2ltYWdlcy5jbml0YmxvZy5jb20vYmxvZzIwMTUvNjY5ODA4LzIwMTUwMy8yNTE3MjcwNTAyMDIyMTEuanBn.jpg?w=700&webp=1 "17.allegro导入导出[原创]")
约束规则也变成相应的了；
导入网表
![17.allegro导入导出[原创]](https://image.shishitao.com:8440/aHR0cDovL2ltYWdlcy5jbml0YmxvZy5jb20vYmxvZzIwMTUvNjY5ODA4LzIwMTUwMy8yNTE3MjkyODg0OTMwMTcucG5n.png?w=700&webp=1 "17.allegro导入导出[原创]")
然后再导入摆放信息；
![17.allegro导入导出[原创]](https://image.shishitao.com:8440/aHR0cDovL2ltYWdlcy5jbml0YmxvZy5jb20vYmxvZzIwMTUvNjY5ODA4LzIwMTUwMy8yNTE3MjgyMTMwMjUzODEucG5n.png?w=700&webp=1 "17.allegro导入导出[原创]")
--
![17.allegro导入导出[原创]](https://image.shishitao.com:8440/aHR0cDovL2ltYWdlcy5jbml0YmxvZy5jb20vYmxvZzIwMTUvNjY5ODA4LzIwMTUwMy8yNTE3MzExMjEzMDY1MzYucG5n.png?w=700&webp=1 "17.allegro导入导出[原创]")
--
![17.allegro导入导出[原创]](https://image.shishitao.com:8440/aHR0cDovL2ltYWdlcy5jbml0YmxvZy5jb20vYmxvZzIwMTUvNjY5ODA4LzIwMTUwMy8yNTE3MzE0NTMxNzg5NzYuanBn.jpg?w=700&webp=1 "17.allegro导入导出[原创]")
--
![17.allegro导入导出[原创]](https://image.shishitao.com:8440/aHR0cDovL2ltYWdlcy5jbml0YmxvZy5jb20vYmxvZzIwMTUvNjY5ODA4LzIwMTUwMy8yNTE3MzIzNDA1MjUzOTcuanBn.jpg?w=700&webp=1 "17.allegro导入导出[原创]")
----------------
17.allegro导入导出[原创]
一、从一张现成的PCB中导出元件封装到库中
---
--
二、
①规则
②元件摆放位置信息导出
这个时候我们在新建的电路板上：
① 导入记事文档
--
--
到如后：
系统本来默认的是双层，这个时候变成六层
--
单击约束管理器
--
约束规则也变成相应的了；
导入网表
然后再导入摆放信息；
--
--
--
----------------