CPU的组成结构及其原理(二)

时间:2021-04-19 15:11:23
4.再说些CPU的事情

让我试着用图片总结一下前面的基础知识。。
CPU的组成结构及其原理(二)
上图概括了CPU和计算机其他部分的互动方式。该图与实际的计算机有很大差距,but you get the idea...现在让我们把注意力集中在CPU身上!

CPU只知道执行指令,而指令是在内存里的(实际上不一定,但是为了让事情简单些,我们假设指令都是在内存里的)。所以CPU需要从内存里取出指令,这一步叫做提取(Fetch)。

CPU还需要知道这条指令是干什么的,所以被编码过的指令会被传到CPU的控制电路那边解码以正确设置控制信号,这样CPU才能正确执行指令,这一步叫解码(Decode)。

上面两步完成后CPU就可以执行该条指令了,也就是执行(Execute)
运算后的结果经常需要保存,用来进行下一个指令的运算。那保存在哪里呢?无非就是寄存器组和内存。这一步叫做写回(Writeback)

CPU的结构简图(省略了到输入/输出设备的连接):
CPU的组成结构及其原理(二)
时钟信号(Clock Signal)说白了其实就是一个频率很高的方波,就像这样:
CPU的组成结构及其原理(二)
它控制着CPU内核的工作节奏,每当时钟信号由0变1(rising edge)的时候,CPU里面的元件就会做点什么。

数据通路(Datapath)是一个能够执行任何指令集内的指令的电路,但是它需要控制电路告诉它应该在什么时候执行什么指令。数据通路包括了寄存器组,算术逻辑单元(Arithmetic logic unit, ALU)以及很多其他的元件。

控制电路负责解码指令并且正确设置控制信号,于是数据通路就能根据这些控制信号知道应当执行哪一条指令。

----------------------------------------------------------------------------------------------------------

5. 好了,开始搭CPU吧 = =

如果读者到目前为止都还能懂的话,那么恭喜!你终于有了足够的基础知识来搭建一个简单的CPU了。
当然了,CPU这玩意不是说搭就搭的。我们的CPU能干些什么?能执行些什么指令?指令是怎么编码的?它由哪些小模块组成?都有哪些控制信号?这些问题都必须有明确的回答。

从现在开始,我强烈建议读者拿几张空白的纸出来记下这些问题的回答,因为我们即将面对的是众多的指令,模块以及控制信号。这可比拼装家具复杂多了,如果不记下来的话到时大概会头晕目眩。

当初LZ对这个CPU做一丁点儿小改动的时候,可得对着一张电路图,大大的控制信号表格以及超长的Verilog HDL代码,花了不少时间和草稿纸呢CPU的组成结构及其原理(二)

I will be back tomorrow or after 3 hours...~

--------------------------------------------------------------------------------------------------------------

我们的CPU能做什么?

从现在开始将进入本文最复杂,最能绕晕人的部分,请做好准备。。
下面要开始说明这个CPU的规格,信息量略大,推荐写在纸上记着。

现在我们对下面的行**几个简化约定(要是不简化的话,读者就会看到一大堆密密麻麻的描述文字),请务必记好。

TMP = MEM[R2]
这个语句表示从寄存器R2指定的内存地址读取数据,然后把读到的数据赋值给TMP。
举个例子:如果寄存器R2里的数字是0001 0011
而内存地址0001 0011处所存的数据是1111 1111
那么这个语句就表示TMP被赋值1111 1111,TMP = 1111 1111

MEM[R2] = TMP
这个语句表示TMP的值被写入内存,写入的位置是内存地址R2。
举个例子:如果TMP = 1111 1110,R2 = 0000 0001
那么这个语句就表示内存地址0000 0001处的数据变成了1111 1110

R1 = TMP
这个语句表示寄存器R1写入TMP的值
举个例子:如果TMP = 0000 1111
那么这个语句表示寄存器R1里的数字变成了0000 1111

PC = PC + 1
几乎每个指令都会带有这个语句,意思是PC寄存器里的数字加1
PC寄存器中有指令所在的内存地址。每执行完一条指令后,这个内存地址一般都会加1,好让CPU调出下一条指令

-------------------------------------------------------------------------------------------------

前面说过,我们的CPU是8-bit的,也就是说它最多只能支持2^8=256个内存地址。我们的CPU内部将会有四个通用寄存器(General Purpose Register)R0~R3,一个PC寄存器(Program Counter Register),每个寄存器容量为8 bit。这个CPU不支持中断,意味着它不接受键盘和鼠标的输入,只会从内存里读取并执行指令。另外,CPU内部还有两个特殊的比特位,N和Z。如果某个运算的结果是负数,那么N就会被设定为1;如果某个运算结果为零,那么Z就被设定为1。我们将会在跳转指令里用到这两个比特位。

该CPU可以执行10种指令:

1. LOAD R1 (R2)
实现方法:
TMP = MEM[R2]
R1 = TMP
PC = PC + 1
这条指令是把内存地址R2处的数据读出来,然后放进寄存器R1里。接着PC寄存器加一为下一条指令做准备。看出来了吗?下面将不再有这种文字描述,全部使用简写。

2. STORE R1 (R2)
实现方法:
MEM[R2] = R1
PC = PC + 1

3. ADD R1 R2 [加法运算]
实现方法: 
TMP = R1 + R2
R1 = TMP
IF (TMP == 0) Z = 1; ELSE Z = 0;
IF (TMP < 0) N = 1; ELSE N = 0;
PC = PC + 1

4. SUB R1 R2 [减法运算]
实现方法:
TMP = R1 - R2
R1 = TMP
IF (TMP == 0) Z = 1; ELSE Z = 0;
IF (TMP < 0) N = 1; ELSE N = 0;
PC = PC + 1

5. NAND R1 R2 [NAND逻辑运算]
实现方法:
TMP = R1 NAND R2
R1 = TMP
IF (TMP == 0) Z = 1; ELSE Z = 0;
IF (TMP < 0) N = 1; ELSE N = 0;
PC = PC + 1

6. ORI IMM5 [OR逻辑运算]
实现方法:
TMP = R1 OR IMM5, IMM5是一个5-bit的二进制数
R1 = TMP
IF (TMP == 0) Z = 1; ELSE Z = 0;
IF (TMP < 0) N = 1; ELSE N = 0;
PC = PC + 1

7. SHIFT L/R R1 IMM2 [移位运算]
实现方法:
IF (L) THEN TMP = R1 << IMM2
ELSE TMP = R1 >> IMM2
R1 = TMP
IF (TMP == 0) Z = 1; ELSE Z = 0;
IF (TMP < 0) N = 1; ELSE N = 0;
PC = PC + 1

8. BZ IMM4 [如果Z=1,就跳过IMM4个指令]
实现方法:
IF (Z == 1) PC = PC + 1 + (SIGN-EXTEND8(IMM4))
ELSE PC = PC + 1

9. BNZ IMM4 [跟上一条指令相反]
实现方法:
IF (Z == 0) PC = PC + 1 + (SIGN-EXTEND8(IMM4))
ELSE PC = PC + 1

10. BPZ IMM4 [若N = 0,就跳过IMM4个指令]
实现方法:
IF (N == 0) PC = PC + 1 + (SIGN-EXTEND8(IMM4))
ELSE PC = PC + 1

这些描述都比较抽象,做拼装的时候这些东西应该会表现得更具体些。

---------------------------------------------------------------------------------------------------

CPU的指令编码

前5个指令的编码方式都是:
7-6位是寄存器R1的编号
5-4位是寄存器R2的编号
3-0位是操作码
CPU的组成结构及其原理(二)

ORI指令的编码
CPU的组成结构及其原理(二)

SHIFT指令的编码
CPU的组成结构及其原理(二)

三个跳转指令的编码
CPU的组成结构及其原理(二)

--------------------------------------------------------------------------------------------------------------------------
数据通路的设计

这个CPU的数据通路将由以下部件组成:
寄存器
CPU的组成结构及其原理(二)
data in ---------- 写入寄存器数据,8条线,因为是8-bit的
data out ---------- 输出寄存器的数据,8条线,因为是8-bit的
控制信号write ---------- 是否允许写入数据。是的话write = 1, 否则 write = 0
clock ---------- 时钟信号
。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。

数据选择器
CPU的组成结构及其原理(二)
相信诸位都应该知道这玩意怎么工作的吧?当然输入输出都是8条线
。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。

通用寄存器组
CPU的组成结构及其原理(二)
通用寄存器R0-R3都在这里面。
reg1,reg2 ----------说明指令里涉及哪两个寄存器
regw ---------- 指明要往哪个寄存器里写数据(应该是2条线,没画出来)
data0 ---------- 从reg1指定的寄存器中输出数据
data1 ---------- 从reg2指定的寄存器中输出数据
dataw ---------- 实际写入寄存器的数据从这里进去(应该是8条线,没画出来)
控制信号write ---------- 是否允许写入数据?是的话write = 1,否则write = 0
clock ---------- 时钟信号
。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。

算术逻辑单元(ALU)
CPU的组成结构及其原理(二)
这个模块就是CPU做运算的地方了。它能实现加减法,NAND和OR运算,以及移位运算。
In0,In1 ---------- 输入
控制信号ALUop ---------- 告诉ALU应该做哪个运算
Z,N ---------- 前面提过的特殊比特位,ALU要负责根据运算结果设置Z和N
OUT ---------- 运算结果输出
-----------------------------------------------------------------------------------------------------------------
继续说CPU组件。。。

指令内存
CPU的组成结构及其原理(二)
addr ---------- 指定从哪个内存地址读取指令
Out ---------- 从内存里输出的指令在这里去往CPU
控制信号Read ---------- 是否允许读取指令?是的话Read = 1, 否则 Read = 0
我们假设指令内存是只读(Read Only)的
。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。

数据内存
CPU的组成结构及其原理(二)
addr ---------- 指定从哪个内存地址读取数据
Din ---------- 往内存里写的数据从这里进去
Dout ---------- 从内存里读取的数据从这里出去
Clock ---------- 时钟信号
控制信号MemWrite ---------- 是否允许数据写入内存?是的话MemWrite = 1, 否则为0
控制信号MemRead ---------- 是否允许读取?是的话MemRead = 1,否则为0
。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。
现在我们要用上面的模块去组装CPU的数据通路。

首先,无论执行的是哪一条指令,CPU都必须先从内存里把指令调出来,前面说过这一步叫做提取。此步骤由下图的电路执行。
CPU的组成结构及其原理(二)
这个电路由一个PC寄存器(Program Counter Register)和指令内存组成。PC寄存器里储存的是该条指令所在的内存地址,然后指令内存会根据PC寄存器指定的地址向CPU输出相应的指令。控制信号PCWrite决定是否允许更改PC寄存器里的数字,如果允许那么PCWrite = 1, 否则为0
-------------------------------------------------------------------------------------------------
能执行加法指令的电路

前面说过加法指令ADD R1 R2的编码形式如下
CPU的组成结构及其原理(二)
该指令会把寄存器R1和R2里的数字加起来,然后把结果写回R1。
INST线的3-0位是操作码,会被送到控制电路那边解码。解码后控制电路会设置好各个控制信号使得CPU的数据通路执行加法运算。我们以后再详细说说控制电路的事情,现在让我们来看看在数据通路里,INST线7-4位是如何使用的。

CPU的组成结构及其原理(二)
上图是一个可以执行加法指令的电路(图里的数字有点小错误,不要在意)
INST 7-6位代表R1的编号,作为通用寄存器组的reg1和regw输入
INST 5-4位代表R2的编号,作为reg2的输入
然后R1和R2里的数据从data0,data1输出,送到ALU做加法运算(ALUop会告诉ALU做加法运算)
TMP = R1 + R2完成
然后加法运算的结果被送到寄存器组的dataw输入。这时RFWrite = 1。由于此时regw指定的寄存器编号是R1,所以加法运算的结果就被写回了寄存器R1
R1 = TMP完成
此外,ALU还会把N和Z这两个特殊的比特位根据运算结果设置好
IF (TMP == 0) Z = 1; ELSE Z = 0;
IF (TMP < 0) N = 1; ELSE N = 0;完成

这条指令还没完,我们需要把PC寄存器里的数字加一,这样CPU才能取得下一条指令。因此还得加点东西。
CPU的组成结构及其原理(二)
有了上面那个电路之后
PC = PC + 1就可以完成了

同样的电路也可以用作执行SUB和NAND指令。唯一不同的是控制信号ALUop会让ALU做减法或者NAND运算。
-----------------------------------------------------------------------------------------
执行ORI指令的电路

ORI IMM5的编码
CPU的组成结构及其原理(二)
这个指令会把寄存器R1里的数字与一个5-bit的二进制数做OR运算,然后把结果写回R1
要实现这个指令只需把上面的电路稍作更改即可

CPU的组成结构及其原理(二)
可以看到这个电路增加了两个数据选择器(图中的reg0,reg1应分别为reg1,reg2)
首先,因为ORI指令总是在寄存器R1上进行操作,不像ADD,SUB,NAND等其他指令需要指定在哪些寄存器上进行操作,所以我们加入一个控制信号为R1Sel的选择器。
当执行ORI指令时,R1Sel = 1,这样reg1的输入在执行ORI指令时总会是01
所以data0输出也总是会输出R1的数据到ALU
这时,ALU的另外一个输入应当是指令里的IMM5,而不是从寄存器组那边过来的输入
于是我们加入另一个控制信号为ALU2的选择器,这样我们就可以选择是从寄存器组还是从INST线那边输入ALU数据。
当执行ORI指令时,ALU2 = 1,这样ALU就会把INST 7-3位的5-bit二进制数作为输入
然后控制信号ALUop告诉ALU进行OR运算
TMP = R1 OR IMM5完成
结果写回R1
R1 = TMP完成
ALU根据运算结果设置N和Z
IF (TMP == 0) Z = 1; ELSE Z = 0;
IF (TMP < 0) N = 1; ELSE N = 0;完成
PC寄存器加一,CPU为下一条指令做好准备
PC = PC + 1完成
-----------------------------------------------------------------------------------------------------------------
CPU的组成结构及其原理(二)
-----------------------------------------------------------------------------------------------------
能执行内存读取以及SHIFT指令的电路

LOAD R1 (R2)
STORE R1 (R2)
由于这两条指令里的R2部分总是作为地址使用,所以寄存器R2的输出要连到数据内存的addr输入;而R1在STORE指令中是作为数据源的寄存器使用的,所以连接到Datain输入。R1在LOAD指令中是作为放内存读出数据的寄存器使用的,所以连回到寄存器组的dataw输入。中间加了一个RFin选择器,这样寄存器组就可以选择是从ALU还是从数据内存那边写入数据。

现在我们要把数据内存加入我们的电路里,如下图:
CPU的组成结构及其原理(二)
最后我们还把ALU2选择器扩展了一下,使得执行SHIFT指令时ALU能够选择从INST线读到运算需要的数据(图中的INST 5-2应当为INST 4-3,因为SHIFT指令的IMM2在指令编码的4-3位)。

然后这个CPU的数据通路就基本完成了!!CPU的组成结构及其原理(二)