文件名称：课内实验logisim电路框架.zip
文件大小：105KB
文件格式：ZIP
更新时间：2021-12-24 13:09:25
circ
大学逻辑电路作业circ文件
【文件预览】：
2 译码器设计与应用
----DecoderLab (2).circ(86KB)
----DecoderLab.circ(86KB)
7 寄存器设计与应用
----Register.circ(84KB)
----Register (2).circ(75KB)
5 比较器设计
----Comparer (2).circ(103KB)
----Comparer.circ(103KB)
1 逻辑函数及其描述工具
----LogicFuncTools.circ(72KB)
----LogicFuncTools (2).circ(72KB)
4 加法器设计
----Adder (2).circ(76KB)
----Adder.circ(76KB)
8 24小时计时器设计
----Timer24 (2).circ(104KB)
----Timer24.circ(141KB)
6 锁存器与触发器设计
----Latch_Flipflop.circ(85KB)
----Latch_Flipflop (2).circ(67KB)
3 多路选择器设计与应用
----MUXlab.circ(70KB)
----MUXlab (2).circ(70KB)