文件名称：CPU_Pipelined：流水线式MIPS CPU
文件大小：205KB
文件格式：ZIP
更新时间：2024-03-04 17:53:22
Verilog
模组名称 CPU_PipeLined 依赖 SameBit, MUX2, Flopr_32, Flopenr_32, Flopr, DSwitch, MUX2_5, MUX2_32, Four, SE16_32, SL2_32, RF, Flopenr, DESwitch, MUX4_32, MUX3_32, MUX32_32, MUX32, Decoder_32, MUX4, MUX3, ALU32, IM, DM_synch, SPLICE_PCJ, ALUBit31, ALUBits0To30, OneBitAdder, INC4_32, Adder_32, Grounder, OverflowDetection 输入 名称 大小（位） k 1个 重置 1个 战略 2 输出值 名称 Siae（位） 个人电脑 32 IFI