文件名称：基于FPGA的频率合成信号发生器设计（VHDL）
文件大小：3.05MB
文件格式：RAR
更新时间：2014-08-12 15:51:35
基于FPGA的DDS信号发生器设计
基于FPGA的频率合成信号发生器设计 基于FPGA的频率合成信号发生器设计（VHDL）基于FPGA的频率合成信号发生器设计（VHDL）
基于FPGA的频率合成信号发生器设计（VHDL）
【文件属性】：
网友评论
- 还是有很有参考意义的
- 大学时候的一个实验，现在做产品要用，在下载来看看。 没有当时的实验报告写的详细。
- 很好 经典详细
- 这个是经典的EDA的DDS信号发生器设计。。。。没有涉及到Nios和单片机的内容。。。