文件名称：单周期处理器（systemverilog实现，vivado开发）
文件大小：504KB
文件格式：ZIP
更新时间：2023-12-24 10:03:21
systemverilog cpu 单周期处理器
单周期处理器（CPU），支持以下指令：lw、sw、beq、addi、add、sub、and、or、slt。使用的开发环境是vivado，文件在压缩包中的single_cycle_processor.xpr内。压缩包内有单周期CPU的示意图。
【文件预览】：
vivado.log
vivado.jou
.history
----single_cycle_processor.srcs()
--------sources_1()
单周期.png
vivado_11076.backup.log
single_cycle_processor.xpr
single_cycle_processor.cache
----wt()
--------java_command_handlers.wdf(858B)
--------project.wpc(61B)
--------xsim.wdf(256B)
--------gui_handlers.wdf(5KB)
--------webtalk_pa.xml(5KB)
----compile_simlib()
--------vcs()
--------questa()
--------ies()
--------riviera()
--------activehdl()
--------xcelium()
--------modelsim()
vivado_11344.backup.jou
vivado_11344.backup.log
single_cycle_processor.srcs
----sources_1()
--------new()
----sim_1()
--------new()
single_cycle_processor.ip_user_files
----README.txt(130B)
single_cycle_processor.hw
----single_cycle_processor.lpr(290B)
single_cycle_processor.sim
----sim_1()
--------behav()
vivado_11076.backup.jou
.Xil
----Vivado-11344-LAPTOP-TD78HUD2()
----Vivado-11344-LAPTOP-TD78HUD2_2()
single_cycle_processor.hbs
----hier()