文件名称：VerilogHDL语言单时钟周期CPU设计
文件大小：3.58MB
文件格式：RAR
更新时间：2013-04-02 17:37:37
VerilogHDL MIPS指令系统 CPU设计 单周期
一个用VerilogHDL语言实现的单时钟周期CPU原代码，里面有完整的工程代码，逻辑图，报告文档等。此CPU共完成了16条常见MIPS指令。
【文件预览】：
单周期CPU设计
----SingleCyclCPU.vsd(97KB)
----SigCyl_CPU071221093.rar(3.33MB)
----指令执行过程.vsd(43KB)
----仿真截图()
--------im5.PNG(22KB)
--------im3.PNG(18KB)
--------im4.PNG(17KB)
--------im1.PNG(20KB)
--------im2.PNG(18KB)
--------NTL.PNG(15KB)
----单周期报告文档.docx(297KB)
----MIPS指令格式.vsd(50KB)