文件名称：单周期CPU Verilog设计实现
文件大小：2.98MB
文件格式：RAR
更新时间：2013-12-06 07:27:49
CPU
设计实现MIPS单周期CPU 用Verilog语言设计实现
单周期CPU Verilog设计实现
【文件属性】：
网友评论
- 用schematic的画图方式做的project，看起来应该是好用的。但是我用modelsim altera starter edition仿真老是有问题。不知道楼主怎么仿真的
文件名称：单周期CPU Verilog设计实现
文件大小：2.98MB
文件格式：RAR
更新时间：2013-12-06 07:27:49
CPU
设计实现MIPS单周期CPU 用Verilog语言设计实现