文件名称：riscv-soc-cores
文件大小：156KB
文件格式：ZIP
更新时间：2024-06-05 11:17:16
Verilog
riscv-soc-cores 此存储库包含FuseSoC的核心描述文件，以创建用于FPGA的基于RISC-V的简单SoC。 基于 。 旨在根据目标硬件实现尽可能完整的系统。 当前支持的FPGA板： 木板 现场可编程门阵列 片上RAM 外部RAM EP2C5T144C8 8 KiB EP2C20F484C7 16公斤 8个MiB SDRAM EP3C10E144C8 16公斤 8个MiB SDRAM EP4CE6E22C8 16公斤 EP4CE6E22C8 16公斤 8个MiB SDRAM EP4CE6E22C8 16公斤 EP4CE22F17C6 32 KiB 32个MiB SDRAM EP4CE115F29C7 32 KiB吗？ 10M50SAE144C8GES 64 KiB 8个MiB SDRAM 10M08SAE144C8GES 3