数字逻辑实验一位全加器

【文件属性】：

文件名称：数字逻辑实验一位全加器

文件大小：161KB

文件格式：DOC

更新时间：2015-01-12 15:20:15

数字逻辑实验 一位全加器

实验名称：一位全加器（综合验证性） 一、目的与要求 1、熟悉组合逻辑电路，通过用门电路构成一位全加器组合逻辑电路。掌握组合逻辑电路的基本概念，组合逻辑电路的结构。 2、通过用门电路构成一位全加器组合逻辑电路。能够正确构成的一位全加器组合逻辑电路。